直接带隙Ge沟道NMOS器件及其制备方法技术
【技术实现步骤摘要】
直接带隙Ge沟道NMOS器件及其制备方法
本专利技术涉及集成电路
，特别涉及一种直接带隙Ge沟道NMOS器件及其制备方法。
技术介绍
在过去的半个世纪中，微电子技术以其惊人的发展速度迅速改变着人们的生活方式，不管在个人电脑、消费电子等日常生活方面，还是自动控制，航空航天等高科技领域，微电子技术都有着不可替代的作用。微电子技术之所以能保持高速发展，主要应归功于其不断缩小的器件尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorFieldEffectTransistor,简称MOSFET)作为集成电路最基本的组成单元，在过去几十年中一直严格按照摩尔定律(Moore’sLaw)缩小着。然而，随着集成电路集成度的不断提高，特征尺寸不断缩小，出现了一系列材料、器件物理、器件结构和工艺技术等方面的问题，尤其是迁移率退化问题限制了器件性能的进一步提升。为了解决散热问题严重、电互连功耗大，寄生RC导致传输速度下降等问题，一个新的发展趋势就是将现有成熟的微电子和光电子技术结合，充分发挥硅基微电子先进成熟的工艺技术、高密度集成、价格低廉以及...
【技术保护点】
一种直接带隙Ge沟道NMOS器件的制备方法，其特征在于，包括：S101、选取掺杂浓度为5×10
【技术特征摘要】
1.一种直接带隙Ge沟道NMOS器件的制备方法，其特征在于，包括：S101、选取掺杂浓度为5×1015～7×1015cm-3的单晶Si衬底；S102、在275℃～325℃下在所述单晶Si衬底上外延生长厚度为27～50nm第一Ge层，以避免晶体质量损失；S103、在500℃～600℃下，在所述第一Ge层上生长厚度为900～950nm的第二Ge层，所述第二Ge层采用BF2+作为P型杂质以形成P型沟道层；S104、在750℃～850℃下，在H2气氛中退火10～15分钟以提高晶格质量；S105、在100℃的H2O2溶液中，浸入时间为10分钟，在所述第二Ge层表面形成GeO2钝化层；S106、在250℃～300℃下，采用原子层淀积工艺淀积厚度为3nm的HfO2材料作为栅介质层；其中，反应气体为[(CH3)(C2H5)N]4Hf，氧化剂为H2O；S107、采用反应溅射工艺生长厚度为90～100nmTaN材料作为栅极层；S108、利用选择性刻蚀工艺刻蚀指定区域的所述TaN材料、所述HfO2材料及所述GeO2钝化层形成栅极；S109、在所述第二Ge层和所述栅极表面淀积厚度为10～20nm的SiO2材料；S110、利用CVD工艺在所述SiO2材料表面淀积厚度为20～30nm的Si3N4材料；S111、采用选择性刻蚀工艺刻蚀除所述栅极顶部及侧墙处所以外的所述SiO2材料和所述Si3N4材料，在所述栅极表面形成栅极保护层；S112、在整个衬底表面涂抹光刻胶，利用光刻工艺曝光光刻胶，保留所述栅极表面的光刻胶；S113、利用感应耦合等离子体刻蚀工艺刻蚀所述整个衬底表面的所述第二Ge层，形成Ge台阶；S114、去除表面光刻胶；S115、在500℃～600℃下，以硅烷、锗烷为气源，采用化学气相淀积工艺在所述Ge台阶周围生长厚度为20nm的Si0.5Ge0.5材料；S116、在所述Si0.5Ge0.5材料内利用离子注入工艺注入AsH3形成源漏区；S117、利用湿法刻蚀工艺去除所述SiO2材料和所述Si3N4材料形成的所述栅极保护层；S118、利用CVD工艺淀积厚度为20～30nm的BPSG以形成介质层；S119、采用硝酸和氢氟酸刻蚀所述介质层形成源漏接触孔；S120、利用电子束蒸发工艺淀积厚度为10～20nm金属W，形成源漏接触；S121、利用选择性刻蚀工艺刻蚀掉指定区域的金属W，形成源漏区电极，最终形成所述直接带隙Ge沟道NMOS器件。2.一种基于直接带隙Ge沟道NMOS器件，其特征在于，包括：单晶Si衬底层、第一Ge层、第二Ge层及Si0.5Ge0.5层、GeO2钝化层、HfO2栅介质层、TaN栅极层；其中，所述直接带隙Ge沟道NMOS器件由权利要求1所述的方法制备形成。3.一种直接带隙Ge沟道NMOS器件的制备方法，其特征在于，包括：选取单晶Si衬底；在所述...
【专利技术属性】
技术研发人员：杨旻昱，宋建军，苗渊浩，胡辉勇，宣荣喜，张鹤鸣，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。