一种MRAM芯片及其自测试方法技术

本发明专利技术提供一种MRAM芯片，包括一个或多个阵列，阵列包括由MRAM存储单元组成的存储行，每个阵列与控制电路连接，控制电路包括行地址解码器、列地址解码器、读写控制器与输入输出控制，控制电路还包括自测试控制器，每个阵列包括多个备用行，备用行用于替换具有损坏的MRAM存储单元的行。本发明专利技术还提供一种MRAM芯片的自测试方法。本发明专利技术提供的MRAM芯片及其自测试方法，通过自测试，将检测到的具有损坏的MRAM存储单元的存储行的数据存储到替换备用行中，提高了MRAM芯片的数据可靠性及使用寿命。

A MRAM chip and its self testing method

The present invention provides a MRAM chip, including one or more arrays, including storage for array composed of MRAM memory cells, each array is connected with the control circuit, the control circuit comprises a row address decoder, column address decoder, read-write controller input and output control, the control circuit also includes a self test controller, each array including a plurality of spare, spare rows for the replacement of damaged memory cells with MRAM line. The invention also provides a self testing method for the MRAM chip. The MRAM chip and self test method provided by the invention store the data stored in the damaged MRAM storage cell to the alternate spare line through self test, which improves the reliability and service life of the MRAM chip.

【技术实现步骤摘要】
一种MRAM芯片及其自测试方法
本专利技术涉及半导体芯片领域，具体涉及一种MRAM芯片及其自测试方法。
技术介绍
关于MRAM：本专利技术的背景是MRAM技术的成熟。MRAM是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。它的经济性想当地好，单位容量占用的硅片面积比SRAM有很大的优势，比在此类芯片中经常使用的NORFlash也有优势，比嵌入式NORFlash的优势更大。它的性能也相当好，读写时延接近最好的SRAM，功耗则在各种内存和存储技术最好。而且MRAM不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容。MRAM可以和逻辑电路集成到一个芯片中。MRAM的原理：MRAM的原理，是基于一个叫做MTJ(磁性隧道结)的结构。它是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的，如图1、图2所示：下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层同向或反向。由于量子物理的效应，电流可以穿过中间的隧道势垒层，但是MTJ的电阻和可变磁化层的磁化方向有本文档来自技高网...

【技术保护点】
一种MRAM芯片，包括一个或多个阵列，阵列包括由MRAM存储单元组成的存储行，每个阵列与控制电路连接，所述控制电路包括行地址解码器、列地址解码器、读写控制器与输入输出控制，其特征在于，所述控制电路还包括自测试控制器，每个所述阵列包括多个备用行，所述备用行用于替换具有损坏的MRAM存储单元的行。

【技术特征摘要】
1.一种MRAM芯片，包括一个或多个阵列，阵列包括由MRAM存储单元组成的存储行，每个阵列与控制电路连接，所述控制电路包括行地址解码器、列地址解码器、读写控制器与输入输出控制，其特征在于，所述控制电路还包括自测试控制器，每个所述阵列包括多个备用行，所述备用行用于替换具有损坏的MRAM存储单元的行。2.如权利要求1所述的MRAM芯片，其特征在于，所述阵列的每一行包括ECC位。3.如权利要求1所述的MRAM芯片，其特征在于，每一个备用行包括行地址寄存器，用于存储所替换的具有损坏的MRAM存储单元的行的地址。4.一种如权利要求1-3任一项所述的MRAM芯片的自测试方法，其特征在于，所述自测试方法包括以下步骤：(1)开机时、总线空闲时或设定自测试时间到时，对阵列中的存储行以及已使用的备用行进行自测试。5.如权利要求4所述的MRAM芯片的自测试方法，其特征在于，步骤(1)中自测试控制器对阵列中的存储行进行自测试包括以下步骤：(11)将所述存储行的数据读出，写入空闲的备用行；(12)对所述存储行进行读写测试；(13)如果所述存储行具有损坏的MRAM存储单元，将所述存储行的地址写入所述备用行的行地址寄存器；否则将所述备用行的数据写回所述存储行。6.如权利要求4所...

【专利技术属性】
技术研发人员：戴瑾，叶力，俞华樑，
申请(专利权)人：上海磁宇信息科技有限公司，
类型：发明
国别省市：上海,31