一种嵌入式非易失存储器及其电流比较读出电路制造技术

本发明专利技术公开了一种嵌入式非易失存储器及其电流比较读出电路，该存储器包括:存储器阵列、行译码、CMUX电路、电流比较读出电路，所述存储器阵列中每行字线WL/WLS与每列的位线相交处对应一存储单元bitcell，存储器阵列中每行字线WL/WLS与互补位线相交处对应一互补存储单元bitcell_b，所述存储器阵列中每列位线和互补位线连接至所述CMUX电路的输入，所述CMUX电路输出CL与互补列译码输出CLref至所述电流比较读出电路，通过本发明专利技术，可提高闪存读出电路的可靠性。

An embedded nonvolatile memory and its current comparison readout circuit

The invention discloses an embedded nonvolatile memory and its current readout circuit, the memory includes a memory array, for decoding, CMUX circuit, current readout circuit, the memory array in each word line and bit line WL/WLS at the intersection of each column corresponds to a storage unit bitcell memory array in each row word line WL/WLS with a complementary bit line intersection corresponds to a complementary bitcell_b storage unit, each bit line of the memory array and the complementary bit line is connected to the CMUX input circuit, the output circuit of CL and CMUX complementary column decoding output CLref to the current readout circuit, the invention can improve the reliability of flash memory readout circuit.

【技术实现步骤摘要】
一种嵌入式非易失存储器及其电流比较读出电路
本专利技术涉及嵌入式非易失存储器
，特别是涉及一种嵌入式非易失存储器及其电流比较读出电路。
技术介绍
随着半导体制造工艺和集成电路设计能力的不断进步，嵌入式非易失存储器(EFLASHMEMORY)通过存储程序代码和用户数据，以其具有停电数据可以保存的特性而成为嵌入式存储器中不可或缺的重要组成部分。它在改善系统性能、提高芯片可靠性、降低成本与功耗等方面都起到了积极的作用。伴随消费水平的提高，客户对芯片的工艺水平也不断提高，eflashmemory性能越来越成为系统级芯片的关键指标，数读取速度不断上升，对读出电路性能提出了越来越高的要求，因此设计一个高可靠性电流比较读出电路具有十分重要的现实意义。图1为现有技术中的一般闪存结构示意图，如图1所示，该闪存结构包括存储器阵列(Memoryarray)101、行译码(未示出)、CMUX电路102、电流比较读出电路(Currentcomparator)103，存储器阵列中每行字线WL/WLS与每列的位线Bitline相交处对应一存储单元bitcell，存储器阵列中每行字线WL/WLS与冗余位线Du本文档来自技高网...

【技术保护点】
一种嵌入式非易失存储器，包括:存储器阵列、行译码、CMUX电路、电流比较读出电路，所述存储器阵列中每行字线WL/WLS与每列的位线相交处对应一存储单元bitcell，存储器阵列中每行字线WL/WLS与互补位线相交处对应一互补存储单元bitcell_b，所述存储器阵列中每列位线和互补位线连接至所述列译码的输入，所述CMUX电路输出CL与互补列译码输出CLref至所述电流比较读出电路。

【技术特征摘要】
1.一种嵌入式非易失存储器，包括:存储器阵列、行译码、CMUX电路、电流比较读出电路，所述存储器阵列中每行字线WL/WLS与每列的位线相交处对应一存储单元bitcell，存储器阵列中每行字线WL/WLS与互补位线相交处对应一互补存储单元bitcell_b，所述存储器阵列中每列位线和互补位线连接至所述列译码的输入，所述CMUX电路输出CL与互补列译码输出CLref至所述电流比较读出电路。2.如权利要求1所述的一种嵌入式非易失存储器，其特征在于：所述存储单元包括两个控制管NC1与NR1、两个控制管NC2以及NR2。3.如权利要求2所述的一种嵌入式非易失存储器，其特征在于：所述控制管NC2源极接地，控制管NR2源极悬空，控制管NC1接位线，所述控制管NR1漏极接互补位线，控制管NC1与控制管NR1栅极连接字线WLS，控制管NC2与控制管NR2栅极连接字线WL，控制管NC2、NR2源极连接SL。4.如权利要求3所述的一种嵌入式非易失存储器，其特征在于：所述CMUX电路包括NMOS管NcY1、NMOS管NcY2以及NMOS管NcYR1、NMOS管NcYR2。5.如权利要求4所述的一种嵌入式非易失存储器，其特征在于：列译码选择信号Ybl_level1与Ybl_level2连接至NMOS管NcY1、NMOS管NcY2的栅极，位线连接至所述NMOS管NcY1的漏极，所述NMOS管NcY1的源极连接至所述NMOS管NcY2的漏极，所述NMOS管NcY2的源极为所述列译码输出CL，列译码选择信号Ybl_level1与Ybl_level2同时还连接至所述NMOS管NcYR1、NcYR2的栅极，互补位线连接至所述NMOS管NcYR1的漏极，所述NMOS管NcYR1的源极连接至所述NMOS管NcYR2的漏极，所述NMOS管NcYR2的源极为所述互补列译码输出CLref。6.一种电流比较读出电路，应用于嵌入式非...

【专利技术属性】
技术研发人员：詹泽红，顾明，金建明，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31