存储器及其参考电路的校准方法技术

本发明专利技术提供一种存储器及其参考电路的校准方法，其中，所述存储器包括：存储阵列，所述存储阵列包括若干存储单元；参考电路，包括参考存储单元和参考连接端，所述参考存储单元与所述存储单元相同；校准电路，包括校准连接端；镜像电路，包括第一镜像端和第二镜像端，所述第一镜像端连接所述参考连接端，所述第二镜像端连接所述校准连接端；钳位电路，用于使所述参考连接端电压为预设电压，使所述校准连接端电压为比较电压；或者，所述钳位电路用于使所述校准连接端电压为预设电压，使所述参考连接端电压为比较电压；比较电路，用于输入所述比较电压和预设电压，输出比较结果。所述存储器不容易出现读取错误。

Calibration method of memory and its reference circuit

The invention provides a calibration method, a memory and a reference circuit in which the memory includes a memory array, the memory array comprises a plurality of storage unit; the reference circuit, including reference memory cells and reference connection end, the reference memory unit and the storage unit; calibration circuit, including calibration connection terminal the circuit includes a first mirror; mirror, mirror end and the second end, the first end is connected with the reference mirror connecting end, the second mirror end is connected with the connecting end of the calibration; the clamp circuit for the reference voltage of the connecting end of predetermined voltage, the connection terminal voltage comparison voltage calibration; or, the clamp circuit used for the calibration of connection terminal voltage as the preset voltage reference connection terminal voltage comparison voltage comparison circuit for input; Compare the voltage and the preset voltage, and compare the output results. The memory is not prone to read errors.

【技术实现步骤摘要】
存储器及其参考电路的校准方法
本专利技术涉及半导体制造
，尤其涉及一种存储器及其参考电路的校准方法。
技术介绍
闪存存储器(Flashmemory)是利用闪存技术达到存储电子信息的存储器，因其具有无驱动、速度快、体积小、兼容性好、容量大等优点被广泛应用。闪存可以对数据进行读写、擦除和复制，不同的操作都具有不同的驱动电路。在闪存中，数据以“1”或“0”两种形式存储，分别对应于擦除单元(Erasecell)和编程单元(Programcell)这两种基本的存储单元。在读取闪存中数据时，需要先判断出存储器单元的类型，是编程单元还是擦除单元，在判断存储器存储单元类型时，需要用到敏感放大器(SenseAmplifier,SA)电路。由敏感放大器电路组成的阵列通常称为敏感阵列(SenseArray)。敏感放大器电路在读取闪存的数据时，需要用到参考信号，通过将所述参考信号与存储器单元输出的信号进行比较，从而判断所述存储器单元的类型。因此，参考信号对读取结果的正确性具有至关重要的作用。参考信号由参考电路产生，参考电路的设计直接影响参考信号的输出，从而影响读取结果的正确性。然而，闪存存储器的读取结果容易出现错误。
技术实现思路
本专利技术解决的问题是提供一种存储器及其参考电路的校准方法，能够减小存储器的读取结果出错的几率。为解决上述问题，本专利技术提供一种存储器，包括：存储阵列，所述存储阵列包括若干存储单元；参考电路，包括参考存储单元和参考连接端，所述参考存储单元与所述存储单元相同；校准电路，包括校准连接端；镜像电路，包括第一镜像端和第二镜像端，所述第一镜像端连接所述参考连接端，所述第二镜像端连接所述校准连接端；钳位电路，用于使所述参考连接端电压为预设电压，使所述校准连接端电压为比较电压；或者，所述钳位电路用于使所述校准连接端电压为预设电压，使所述参考连接端电压为比较电压；比较电路，用于输入所述比较电压和预设电压，输出比较结果。可选的，所述镜像电路包括：第一MOS管和第二MOS管组；所述第一MOS管栅极与所述第二MOS管组栅极相连。可选的，所述钳位电路包括运算放大器；所述运算放大器包括：第一运算输入端、第二运算输入端和运算输出端；所述第一运算输入端与所述参考连接端连接；所述第二运算输入端用于施加所述预设电压；所述运算输出端与所述第一MOS管栅极相连。可选的，所述比较电路包括比较放大器；所述比较放大器包括：第一比较端、第二比较端和比较输出端；所述第一比较端与所述校准连接端连接；所述第二比较端用于施加所述预设电压。可选的，所述钳位电路包括运算放大器；所述运算放大器包括：第一运算输入端、第二运算输入端和运算输出端；所述第一运算输入端与所述校准连接端连接；所述第二运算输入端施加所述预设电压；所述运算输出端与所述第一MOS管栅极相连。可选的，所述比较电路包括比较放大器；所述比较放大器包括：第一比较端、第二比较端和比较输出端；所述第一比较端与所述参考连接端连接；所述第二比较端用于施加所述预设电压。可选的，所述校准电路包括：多个校准存储单元，多条校准字线和多条校准位线；所述多个校准存储单元排列成存储阵列；所述校准存储单元与所述存储单元相同；位于所述校准存储阵列同一行的校准存储单元共用一条校准字线；位于所述校准存储阵列同一列的校准存储单元共用同一校准位线。可选的，所述校准存储阵列为两行多列矩阵。可选的，所述校准存储阵列的列数为4～16。可选的，所述镜像电路的比例系数为所述校准存储单元的列数除以0.1～0.4。相应的，本专利技术还提供一种存储器参考电路的校准方法，包括：提供存储器；调节所述钳位电路，使所述参考连接端或校准连接端的电压为预设电压；调节所述校准电路，使所述校准连接端产生第二电流；调节所述参考电路，对所述参考存储单元进行弱编程，使所述参考连接端产生第一电流；当所述参考连接端的电压为预设电压时，通过所述镜像电路，使所述校准连接端产生对应于所述第一电流的镜像电流，并在校准连接端产生比较电压；或者，当所述校准连接端的电压为预设电压时，通过所述镜像电路，使所述参考连接端产生对应于所述第二电流的镜像电流，并在参考连接端产生比较电压；通过所述比较电路判断所述比较电压和预设电压是否相等，当比较电压和预设电压相等时，在所述参考连接端输出参考电流。可选的，所述参考电路还包括：参考字线和参考位线；对所述参考存储单元进行弱编程的步骤包括：调节施加于所述参考字线的电压，使所述参考位线输出第一电流。可选的，所述校准电路包括多个校准存储单元，多条校准字线和多条校准位线；所述多个校准存储单元排列成校准存储阵列；位于所述校准存储阵列同一行的校准存储单元共用一条校准字线；位于所述校准存储阵列同一列的校准存储单元共用同一校准位线；调节所述校准电路的步骤包括：对所述多个校准存储单元进行编程；对部分校准存储单元进行擦除处理；选择两条校准字线，并在所述两条校准字线上施加电压；在多条校准位线上施加电压，使所述多条校准位线输出多个校准电流，形成第二电流。可选的，对部分校准存储单元进行擦除处理的步骤包括：擦除所述校准存储阵列中奇数行奇数列上的校准存储单元；擦除所述偶数行偶数列上的校准存储单元；选择两条校准字线的步骤包括：选择一条连接奇数行校准存储单元的校准字线；选择一条连接偶数行校准存储单元的校准字线。可选的，对所述参考存储单元进行弱编程的步骤中，使所述参考电流小于所述校准电流。可选的，所述参考电流与所述校准电流之比为0.1～0.4。可选的，在多条校准位线上施加电压的步骤中，施加电压的校准位线条数为4～16。可选的，所述参考电路包括：参考字线和参考位线；调节所述参考电路的步骤包括：调节施加于所述参考字线的电压，使所述参考位线输出的第一电流发生变化。可选的，所述镜像电路包括：第一MOS管和第二MOS管组；所述第一MOS管栅极与所述第二MOS管组栅极相连；所述运算放大器包括：第一运算输入端、第二运算输入端和运算输出端；所述运算输出端与所述第一MOS管栅极相连，所述第一运算输入端与所述参考连接端或校准电路输出端连接；调节所述钳位电路的步骤包括：在所述第二运算输入端施加所述预设电压。可选的，还包括：当比较电压和预设电压不相等时，重复调节参考电路的步骤。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的存储器中，所述参考电路包括参考存储单元，所述参考存储单元与所述存储单元相同。因此，当存储器到外界环境影响时，所述参考存储单元与所述存储单元容易发生相同或相应变化，从而不容易使流经参考电路的电流与流经存储单元的电流之间的大小关系发生变化，进而能够降低存储器出现读取错误的几率。因此，本专利技术的存储器不容易出现读取错误。进一步，所述校准电路包括多行多列校准存储单元，且所述校准存储单元与所述存储单元相同。因此，所述校准电路能够输出与存储单元处于编程状态时输出的电流比较接近的第二电流，从而能够使参考电流能够与存储单元处于编程状态时输出电流相匹配，进而使存储器不容易出现读取错误。本专利技术存储单元的校准方法中，使校准电路形成第二电流，并调节所述参考电路，当所述比较结果发生变化时，当比较电压和预设电压相等时，在所述参考连接端输出参考电流，此时，所述参考电流与所述第二电流具有一定的关系。因本文档来自技高网...

【技术保护点】
一种存储器，其特征在于，包括：存储阵列，所述存储阵列包括若干存储单元；参考电路，包括参考存储单元和参考连接端，所述参考存储单元与所述存储单元相同；校准电路，包括校准连接端；镜像电路，包括第一镜像端和第二镜像端，所述第一镜像端连接所述参考连接端，所述第二镜像端连接所述校准连接端；钳位电路，用于使所述参考连接端电压为预设电压，使所述校准连接端电压为比较电压；或者，所述钳位电路用于使所述校准连接端电压为预设电压，使所述参考连接端电压为比较电压；比较电路，用于输入所述比较电压和预设电压，输出比较结果。

【技术特征摘要】
1.一种存储器，其特征在于，包括：存储阵列，所述存储阵列包括若干存储单元；参考电路，包括参考存储单元和参考连接端，所述参考存储单元与所述存储单元相同；校准电路，包括校准连接端；镜像电路，包括第一镜像端和第二镜像端，所述第一镜像端连接所述参考连接端，所述第二镜像端连接所述校准连接端；钳位电路，用于使所述参考连接端电压为预设电压，使所述校准连接端电压为比较电压；或者，所述钳位电路用于使所述校准连接端电压为预设电压，使所述参考连接端电压为比较电压；比较电路，用于输入所述比较电压和预设电压，输出比较结果。2.如权利要求1所述的存储器，其特征在于，所述镜像电路包括：第一MOS管和第二MOS管组；所述第一MOS管栅极与所述第二MOS管组栅极相连。3.如权利要求2所述的存储器，其特征在于，所述钳位电路包括运算放大器；所述运算放大器包括：第一运算输入端、第二运算输入端和运算输出端；所述第一运算输入端与所述参考连接端连接；所述第二运算输入端用于施加所述预设电压；所述运算输出端与所述第一MOS管栅极相连。4.如权利要求3所述的存储器，其特征在于，所述比较电路包括比较放大器；所述比较放大器包括：第一比较端、第二比较端和比较输出端；所述第一比较端与所述校准连接端连接；所述第二比较端用于施加所述预设电压。5.如权利要求2所述的存储器，其特征在于，所述钳位电路包括运算放大器；所述运算放大器包括：第一运算输入端、第二运算输入端和运算输出端；所述第一运算输入端与所述校准连接端连接；所述第二运算输入端施加所述预设电压；所述运算输出端与所述第一MOS管栅极相连。6.如权利要求5所述的存储器，其特征在于，所述比较电路包括比较放大器；所述比较放大器包括：第一比较端、第二比较端和比较输出端；所述第一比较端与所述参考连接端连接；所述第二比较端用于施加所述预设电压。7.如权利要求1所述的存储器，其特征在于，所述校准电路包括：多个校准存储单元，多条校准字线和多条校准位线；所述多个校准存储单元排列成存储阵列；所述校准存储单元与所述存储单元相同；位于所述校准存储阵列同一行的校准存储单元共用一条校准字线；位于所述校准存储阵列同一列的校准存储单元共用同一校准位线。8.如权利要求7所述的存储器，其特征在于，所述校准存储阵列为两行多列矩阵。9.如权利要求7所述的存储器，其特征在于，所述校准存储阵列的列数为4～16。10.如权利要求7所述的存储器，其特征在于，所述镜像电路的比例系数为所述校准存储单元的列数除以0.1～0.4。11.一种存储器参考电路的校准方法，其特征在于，包括：提供如权利要求1所述的存储器；调节所述钳位电路，使所述参考连接端或校准连接端的电压为预设电压；调节所述校准电路，使所述校准连接端产生第二电流；调节所述参考电路，对所述参考存储单元进行弱编程，使所述参考连接端产生第一电流；当所述参考连接端的电压为预设电压时，通过所述镜像电...

【专利技术属性】
技术研发人员：周耀，倪昊，汤天申，王韬，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31