适用于各类周期性测试算法的存储器内建自测试电路制造技术

一种适用于各类周期性测试算法的存储器内建自测试电路，其组成模块包括：内建自测试控制单元、时钟控制信号产生器、地址产生器、数据产生器、数据比较器、可选延时单元、及多个控制寄存器；控制寄存器包括：地址扫描寄存器、算法元素寄存器、算法操作寄存器、数据寄存器及延时寄存器；内建自测试控制单元控制其他各模块协同工作，时钟控制信号产生器、地址产生器、数据产生器分别生成存储器运行所需的时钟控制信号、地址信号以及数据信号，数据比较器判断存储器读取数据正确性并将结果反馈给内建自测试控制单元。通过配置各控制寄存器可实现各类常用周期性存储器测试算法；相应的命令与运作状态机设计可方便的完成对存储器的测试与问题分析工作。

【技术实现步骤摘要】

本专利技术涉及存储器可测性设计(DFT)设计领域，更具体地说，本专利技术涉及一种适用于各类周期性测试算法的存储器内建自测试电路。
技术介绍
SOC芯片中各类存储器的可测性设计是一项关键设计工作，实现该功能的MBIST(存储器内建自测试，MemoryBuilt-InSelfTest)模块是现代SOC芯片的重要模块，对降低测试成本、提高对存储器失效问题的分析能力起着关键作用。对于不同的存储器类型或不同测试需求，MBIST会采用不同的测试算法。对于通常的存储器测试流程，常用到的测试算法有：All0/All1、CheckBoard/InvertCheckBoard、Diagonal、各种March算法、读写电流测试算法等等。通常MBIST设计是根据确定的存储器类型、结构、容量大小确定几种测试算法，分别设计后整合成一个MBIST。其缺点为：每个存储器的MBIST算法需要单独设计，开发成本高周期长；一个MBIST的测试算法固定，不能根据实际需求使用其他算法，不利于测试成本与调试需求的优化考虑。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够适用于各类周期性测试本文档来自技高网...

【技术保护点】
一种适用于各类周期性测试算法的存储器内建自测试电路，其特征在于包括：内建自测试控制单元、时钟控制信号产生器、地址产生器、数据产生器、数据比较器、以及多个控制寄存器；其中，所述多个控制寄存器包括：地址扫描寄存器、算法元素寄存器、算法操作寄存器、和数据寄存器；而且其中，算法元素寄存器和算法操作寄存器连接至内建自测试控制单元并且分别向内建自测试控制单元提供算法元素值和各算法元素中的操作值，地址扫描寄存器连接至地址产生器为其提供地址扫描配置，数据寄存器连接至数据产生器；内建自测试控制单元分别向时钟控制信号产生器、地址产生器和数据产生器提供控制信号，数据比较器将存储器读取数据与数据产生器产生期望值进行比...

【技术特征摘要】
1.一种适用于各类周期性测试算法的存储器内建自测试电路，其特征在于包括：内建自测试控制单元、时钟控制信号产生器、地址产生器、数据产生器、数据比较器、以及多个控制寄存器；其中，所述多个控制寄存器包括：地址扫描寄存器、算法元素寄存器、算法操作寄存器、和数据寄存器；而且其中，算法元素寄存器和算法操作寄存器连接至内建自测试控制单元并且分别向内建自测试控制单元提供算法元素值和各算法元素中的操作值，地址扫描寄存器连接至地址产生器为其提供地址扫描配置，数据寄存器连接至数据产生器；内建自测试控制单元分别向时钟控制信号产生器、地址产生器和数据产生器提供控制信号，数据比较器将存储器读取数据与数据产生器产生期望值进行比较并且向内建自测试控制单元提供数据比较结果值。2.根据权利要求1所述的适用于各类周期性测试算法的存储器内建自测试电路，其特征在于还包括：延时单元和延时寄存器；其中延时寄存器连接至延时单元，而且延时单元连接至内建自测试控制单元。3.根据权利要求1或2所述的适用于各类周期性测试算法的存储器内建自测试电路，其特征在于，时钟控制信号产生器用于产生时钟与控制...

【专利技术属性】
技术研发人员：李鸿雁，郭建华，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31