具有电容器的集成电路及其制造方法技术

本发明专利技术涉及具有电容器的集成电路及其制造方法，所提供的是集成电路及其制造方法。在一例示性具体实施例中，集成电路包括附有主动层的衬底，该主动层上覆于埋置型绝缘体层，该埋置型绝缘体层进而上覆于握把层，其中，该主动层包括第一主动井。第一源极、第一漏极与第一沟道界定于该第一主动井内，其中，该第一沟道位在该第一源极与该第一漏极之间。第一栅极介电质直接上覆于该第一沟道，并且第一栅极直接上覆于该第一栅极介电质，其中，第一电容器包括该第一源极、该第一漏极、该第一沟道、该第一栅极介电质、及该第一栅极。第一握把井界定于直接在该第一沟道及该埋置型绝缘体层下方的该握把层内。

Integrated circuit with capacitor and its manufacturing method

The invention relates to an integrated circuit with a capacitor and a manufacturing method, and an integrated circuit and a manufacturing method. In one exemplary embodiment, the integrated circuit comprises a substrate active layer, the active layer overlying the buried insulator layer, the buried insulator layer and overlying the grip layer, the active layer includes a first active wells. The first source, the first drain and the first channel are defined in the first active well, in which the first channel is between the first source and the first drain. The first gate dielectric is directly covered on the first channel, and the first gate is directly covered on the first gate dielectric. The first capacitor includes the first source, the first drain, the first channel, the first gate dielectric and the first gate. The first grip well is fixed in the grip layer directly below the first ditch and under the buried insulator layer.

【技术实现步骤摘要】
具有电容器的集成电路及其制造方法
本专利技术的
大体上是关于具有电容器的集成电路及其制造方法，并且尤其关于具有以并联方式连接的二或更多个电容器的集成电路及其制造方法。
技术介绍
半导体产业持续朝向制作更小、更复杂且效能更高的微电子组件发展。在制造更小的集成电路时，需要开发更小的电子组件，并且那些在集成电路内的电子组件的间隔要更靠近。某些集成电路包括完全耗尽上覆半导体绝缘体(FDSOI)衬底，其比不包括完全耗尽沟道的衬底更具有优势，例如：短沟道效应更低且晶体管寄生电容更小。这些集成电路可利用上覆半导体绝缘体(SOI)衬底，其具有上覆于埋置型绝缘体层的浅主动层。电容器可使用FDSOI来形成，其中电容器包括通过绝缘栅极介电质隔开的导电栅极与沟道。电容器的电容随着将这两种传导材料隔开的介电材料的厚度减小而增大，而且某些功能需要用到高电容。金属/氧化物/金属(MOM)电容器可在后段(BEOL)工艺期间形成，但这些MOM电容器典型为具有将传导金属层隔开的较厚绝缘氧化物层，其导致低电容。集成电路制造过程早期形成的电容器典型为包括通过绝缘栅极介电质所隔开的传导栅极与沟道，如以上所述。然而，此类本文档来自技高网...

【技术保护点】
一种集成电路，包含：衬底，包含主动层，该主动层上覆于埋置型绝缘体层，该埋置型绝缘体层进而上覆于握把层，其中，该主动层包含第一主动井；第一源极，界定于该第一主动井内；第一漏极，界定于该第一主动井内；第一沟道，界定于该第一主动井内介于该第一源极与该第一漏极之间；第一栅极介电质，直接上覆于该第一沟道；第一栅极，直接上覆于该第一栅极介电质，其中，第一电容器包含该第一源极、该第一漏极、该第一沟道、该第一栅极介电质、及该第一栅极；以及第一握把井，界定于该握把层中，其中，该第一握把井直接在该第一沟道及该埋置型绝缘体层下方。

【技术特征摘要】
2016.06.14 US 15/181,4461.一种集成电路，包含：衬底，包含主动层，该主动层上覆于埋置型绝缘体层，该埋置型绝缘体层进而上覆于握把层，其中，该主动层包含第一主动井；第一源极，界定于该第一主动井内；第一漏极，界定于该第一主动井内；第一沟道，界定于该第一主动井内介于该第一源极与该第一漏极之间；第一栅极介电质，直接上覆于该第一沟道；第一栅极，直接上覆于该第一栅极介电质，其中，第一电容器包含该第一源极、该第一漏极、该第一沟道、该第一栅极介电质、及该第一栅极；以及第一握把井，界定于该握把层中，其中，该第一握把井直接在该第一沟道及该埋置型绝缘体层下方。2.如权利要求1所述的集成电路，更包含：接触部，与该第一握把井电连通。3.如权利要求1所述的集成电路，更包含：第二电容器，其中，该第一电容器与该第二电容器以并联方式电连接。4.如权利要求3所述的集成电路，其中，该主动层更包含第二主动井，以及其中，该第二电容器包含：第二源极，界定于该第二主动井内；第二漏极，界定于该第二主动井内；第二沟道，界定于该第二主动井内介于该第二源极与该第二漏极之间；第二栅极介电质，直接上覆于该第二沟道；以及第二栅极，直接上覆于该第二栅极介电质。5.如权利要求4所述的集成电路，更包含：第二握把井，界定于该握把层中，其中，该握把层直接在该第二沟道及该埋置型绝缘体层下方。6.如权利要求4所述的集成电路，其中，该第一电容器与该第二电容器的其中一者为N电容器，以及其中，该第一电容器与该第二电容器的其中另一者为P电容器。7.一种集成电路，包含：第一电容器，其具有附第一拐折点的第一电容/电压曲线，其中，该第一电容/电压曲线在该第一拐折点具有第一拐折点电压及第一拐折点电容，其中，第一电容以大于该第一拐折点电压的第一外施电压所测得，以及其中，该第一电容大于该第一拐折点电容；第二电容器，其具有附第二拐折点的第二电容/电压曲线，其中，该第二电容/电压曲线在该第二拐折点具有第二拐折点电压及第二拐折点电容，其中，第二电容是在大于该第二拐折点电压的第二外施电压下所测得，以及其中，该第二电容小于该第二拐折点电容；以及电容器互连件，其以并联方式电连接该第一电容器与该第二电容器以产生组合电容/电压曲线。8.如权利要求7所述的集成电路，其中：该第一电容/电压曲线在小于该第一拐折点电压的电压下具有小于该第一拐折点电容的电容；以及该第二电容/电压曲线在小于该第二拐折点电压的电压下具有大于该第二拐折点电容的电容。9.如权利要求7所述的集成电路，其中，该第一电容器与该第二电容器的其中一者为N电容器，以及其中，该第一电容器与该第二电容器的其中另一...

【专利技术属性】
技术研发人员：孙远，陈学深，郭克文，
申请(专利权)人：新加坡商格罗方德半导体私人有限公司，
类型：发明
国别省市：新加坡,SG