高耐压半导体装置制造方法及图纸

本发明专利技术公开了一种高耐压半导体装置，包括一金属氧化半导体(MOS)装置，以及一电阻装置。该MOS装置包括一源极和一漏极、一漏极绝缘区，毗邻该漏极、一栅极，毗邻该源极。该电阻装置形成在该漏极绝缘区上且电性连接该漏极。该电阻装置系由多个电阻区段连接而成，且每一该等电阻区段的形状包括一弧形。本发明专利技术提供的高耐压半导体装置，降低所需面积、减少电阻值、及避免影响崩溃电压。

High voltage semiconductor device

The invention discloses a semiconductor device with high voltage resistance, which comprises a metal oxide semiconductor (MOS) device and a resistor device. The MOS device includes a source and a drain, a drain insulation zone, adjacent to the drain, a grid, adjacent to the source. The resistance device is formed on the drain insulation area and electrically connected with the drain electrode. The resistance device is connected by a plurality of resistance sections, and the shape of each of the resistance sections includes an arc. The high voltage semiconductor device provided by the invention reduces the required area, reduces the resistance value, and avoids the impact of the breakdown voltage.

【技术实现步骤摘要】
高耐压半导体装置
本专利技术有关于一种半导体，特别是有关于具有弧形电阻的高耐压(high-voltage)半导体装置。
技术介绍
在一交流(AC)或一直流(DC)的半导体电路中，常使用由电阻所构成的分压器。一般采用一高电阻系数之多晶硅(HRpoly)电阻，设置在一场氧化层(FOX)上。但该HRpoly电阻的缺点是高压端受限于FOX的厚度，若要提升该高压端的耐压性，可采用一螺旋状HRpoly电阻与一超高电压(UHV)二极体形成并联，让该UHV二极体来承受高压。为了节省面积的目的，可将一HRploy电阻与一UHVMOS整并。但是随着电流需求的增加，前述架构已不敷使用。为因应电流增加，有加大UHVMOS尺寸的设计出现，但是会遭遇电阻值过大的问题。若尝试降低电阻值，由于受限于UHVMOS的形状，则会破坏该HRpoly电阻下方的该UHVMOS的电场分布，导致整体的耐压性不足。
技术实现思路
为降低高耐压半导体装置所需面积、减少电阻值、及避免影响崩溃电压，本专利技术揭露的一实施例揭露了一种高耐压半导体装置，包括一金属氧化半导体(MOS)装置，以及一电阻装置。该MOS装置包括一源极和一漏极、一漏极绝缘本文档来自技高网...

【技术保护点】
一种高耐压半导体装置，其特征在于，所述的高耐压半导体装置包括：一金属氧化半导体装置，包括：一源极和一漏极；一漏极绝缘区，毗邻所述漏极；及一栅极，毗邻所述源极；以及一电阻装置，形成在所述漏极绝缘区上且电性连接所述漏极；所述电阻装置由多个电阻区段连接而成，且每一所述电阻区段的形状包括弧形。

【技术特征摘要】
1.一种高耐压半导体装置，其特征在于，所述的高耐压半导体装置包括：一金属氧化半导体装置，包括：一源极和一漏极；一漏极绝缘区，毗邻所述漏极；及一栅极，毗邻所述源极；以及一电阻装置，形成在所述漏极绝缘区上且电性连接所述漏极；所述电阻装置由多个电阻区段连接而成，且每一所述电阻区段的形状包括弧形。2.如权利要求1所述的高耐压半导体装置，其特征在于，所述的电阻装置由多晶硅或金属形成。3.如权利要求1所述的高耐压半导体装置，其特征在于，所述的电阻装置的所述电阻区段的弧形包括半月形或C形。4.一种高耐压半导体装置，其特征在于，所述的高耐压半导体装置包括：一指状漏极区，具有多个漏极指状部；一源极区，包围所述指状漏...

【专利技术属性】
技术研发人员：林鑫成，江小玲，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：中国台湾,71