半导体密封环和半导体装置制造方法及图纸

本实用新型专利技术提供了一种半导体密封环和半导体装置。其中，所述半导体密封环设置在基板上，围绕在半导体电路区周围，所述半导体密封环包括多个金属条层和多个通孔，每个所述金属条层中包括多个金属条，相邻金属条层中的对应位置的金属条之间通过通孔连接。这种密封环结构可以更好地防止切割等机械操作对芯片造成实质性损伤。

【技术实现步骤摘要】
半导体密封环和半导体装置
本技术涉及半导体领域，尤其涉及一种半导体密封环和半导体装置。
技术介绍
集成电路制造过程中，当在晶圆(wafer)上已经形成需要的电路结构后，要通过激光切割或者(利用高速旋转的金刚石刀片的)机械切割将晶圆上单独的芯片(die)切割开来，形成独立的单颗的晶片，为后续的封装等工序做准备。半导体材料，例如硅材料，具有一定的脆性，对晶圆的切割会对晶圆的正面和背面产生机械应力，容易在芯片的边缘等位置产生破损。而且，初始的芯片边缘裂隙在后续的封装工艺中或在产品的使用中会进一步扩散，从而可能引起芯片断裂。为了保护芯片内部的电路结构，现在芯片的制造过程中会包括一个密封环(SealRing)结构的形成步骤。密封环围绕在芯片的集成电路的内部核心区域周围，保护集成电路的电气性能和可靠性。而且，密封环具有闭合的结构，可以阻止其他化学物质，包括湿气渗透侵入集成电路的内部核心区域，因此起到一定的隔离防护作用。但是，目前密封环的基本设计思路是要把导致破损的机械应力阻挡在闭合环之外，属于一种“硬碰硬”的围堵式结构，其实际效果并不非常理想。在一些情况下，切割造成的破损还是能够冲破密封环的防护，造成芯片内部结构的损伤。因此，存在一种对改进芯片保护结构，更好地防止切割等机械操作对芯片造成损伤的技术方案的需求。
技术实现思路
为了解决上述现有技术中存在的问题，本技术提出了一种半导体密封环，设置在基板上，围绕在半导体电路区周围，所述半导体密封环包括多个金属条层和多个通孔，每个所述金属条层中包括多个金属条，相邻金属条层中的对应位置的金属条之间通过通孔连接。可选地，每个所述金属条层中的多个金属条平行排列，且所述金属条的排数为5排-9排。可选地，半导体密封环包括至少3个金属条层。可选地，每个所述金属条层包括多个不连续的金属条，相邻金属条层的金属条在水平方向上错开。本技术提出了一种半导体装置，包括：基板，在所述基板上的电路区，包括有源和无源电子器件；以及在所述基板上，围绕所述电路区的密封环；所述密封环包括多个金属条层和多个通孔，每个所述金属条层中包括多个金属条，相邻金属条层中的对应位置的金属条之间通过通孔连接。可选地，所述金属条的长度为4-10μm，宽度为0.4-1μm，同一排金属条之间的最小间距为0.8-1.2μm，相邻两排金属条之间的最小间距为0.3-0.7μm。可选地，错开的相邻金属条层的金属条交叠部分的长度为1.5μm–2.5μm。可选地，所述基板上具有接触层，所述接触层上具有多层介电层，其中所述接触层中有接触孔，最下层的介电层中的金属条通过所述接触孔耦合到基板上。可选地，所述接触孔的横截面是边长为0.1-0.5μm的正方形。可选地，所述通孔的横截面是边长为0.1-0.5μm的正方形。可选地，所述通孔和金属条的材料为铝或者铜。可选地，所述接触孔的材料为钨。接触孔通过蚀刻和沉积的工艺形成。根据本技术的密封环可以有效地疏导吸收后段切割工艺或其他动作来源所引入的机械应力，通过提供多种连续折线形的应力传导通路模式，把应力在密封环结构内部慢慢弱化并分散吸收，最终通过该新型密封环结构的一部分将应力彻底拦截，从而避免机械应力产生的破损延伸到芯片内部造成线路损坏，大大提高了产品的良率和可靠性。本技术的半导体装置具有更好的机械可靠性。附图说明图1是具有密封环的集成电路芯片的平面图。图2是现有技术中密封环结构的剖面图。图3是根据本技术一个实施例的密封环结构的剖面图。图4是根据本技术一个实施例的一层金属条结构示意图。图5是一个密封环的平面结构图。图6是根据本技术一个实施例的密封环结构的剖面图。图7是根据本技术一个实施例的应力传导示意图。其中，附图标记说明如下：100，200,300，500，600半导体器件101，501，102，502芯片103切割道104，204，304，604电路区105，205，305，605密封环组件207，307，607接触层208，308，608a，608b，608c介电层209，309，409，609金属条210，310，610通孔211，311，611接触孔520密封环边中部521密封环边端部731，“V”字形应力传导通路732，“Z”字形应力传导通路733，“斜一”字形应力传导通路具体实施方式以下参考附图具体说明本技术的实施方式。本领域的技术人员可以由本说明书所揭露的实施方式了解本技术的功能及优点。需要说明的是说明书附图中所绘示的结构、比例、大小等，均仅用以配合说明书的文字内容，供阅读者了解本技术，并非用以限定本技术可实施的条件。任何结构、大小的细微调整以及比例关系的改变，在不影响本技术所能产生的功效及所能达成的目的的条件下，当亦视为本技术可实施的范畴，并且仍落在本技术所能涵盖的范围内。一片集成电路的晶圆上具有多个芯片，或称为裸片(die)。每片芯片都是具有完整的逻辑和电气功能的电路单元。图1示出了晶圆上的一个部分，即半导体器件100。该半导体器件100包括两块芯片，芯片101和相邻的芯片102。芯片101和102之间具有切割道103。在集成电路制造流程的末端的切割(DieSaw)工艺中，切割刀片(SawBlade)沿着切割道将每片芯片切割下来，再经过封装程序，就成为独立的产品。图1中所示的芯片101又包括电路区104和环绕其周边的密封环组件105。晶圆上的其他芯片，例如芯片102也和芯片101一样，都包括电路区和密封环组件。图2示出了根据现有技术的芯片200的密封环组件及与之相邻的电路区部分的截面结构。半导体装置200包括基板206，电路区204和密封环组件205。密封环组件205包括接触层207，多个接触孔211，多个介电层208，多个金属条209，多个通孔210，以及对应的基板部分206。其中，电路区204和密封环组件205在基板206之上，介电层208在接触层207之上，接触孔211耦合基板和最下层的金属条209，通孔210耦合相邻介电层之间的金属条。在一些实施例中，半导体基板可以包括单一元素的材料，例如常见的硅或者锗，也可以包括多种元素的化合物，例如砷化镓(galliumarsenide)或是磷化铝铟镓(aluminiumgalliumindiumphosphide,AlGaInP)，或者合金，如硅锗或是砷化镓铝(aluminiumgalliumarsenide,AlGaAs)等。半导体基板中可以包括掺杂区，例如P型阱、N型阱和/或重掺杂有源区，例如P型重掺杂有源区。电路区204包括各种晶体管，例如N沟道金属氧化物半导体(NMOS)或P沟道金属氧化物半导体(PMOS)，电阻、电容、电感等无源器件，以及它们之间的金属互联线。另外，电路区204还可以包括各个半导体有源区之间的隔绝区，例如局部金属氧化隔绝物(LOCOS)以及浅沟槽隔绝物(STI)。根据本技术的一个实施例，密封环组件可以包括至少三层金属条。如图3所示，半导体装置300包括基板306，电路区304和密封环组件305。密封环组件305包括接触层307，接触孔311，三个介电层308，多个金属条309以及通孔310，以及对应的基板部分306。与图2中每层介电层本文档来自技高网...

【技术保护点】
一种半导体密封环，设置在基板上，围绕在半导体电路区周围，其特征在于，所述半导体密封环包括多个金属条层和多个通孔，每个所述金属条层中包括多个金属条，相邻金属条层中的对应位置的金属条之间通过通孔连接。

【技术特征摘要】
1.一种半导体密封环，设置在基板上，围绕在半导体电路区周围，其特征在于，所述半导体密封环包括多个金属条层和多个通孔，每个所述金属条层中包括多个金属条，相邻金属条层中的对应位置的金属条之间通过通孔连接。2.根据权利要求1所述的半导体密封环，其特征在于，每个所述金属条层中的多个金属条平行排列，且所述金属条的排数为5排-9排。3.根据权利要求1所述的半导体密封环，其特征在于，包括至少3个金属条层。4.根据权利要求3所述的半导体密封环，其特征在于，每个所述金属条层包括多个不连续的金属条，相邻金属条层的金属条在水平方向上错开。5.一种半导体装置，包括：基板，在所述基板上的电路区，包括有源和无源电子器件；以及在所述基板上，围绕所述电路区的密封环；其特征在于，所述密封环包括多个金属条层和多个通孔，每个所述金属条层中包括多个金属条，相邻金属条层中的对应位置的金属条之间通过通孔连接。6.根据权利要求5所述的半导体装置，其特征在于，所述...

【专利技术属性】
技术研发人员：郭伟，吴静銮，卢盈，胡媛，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：新型
国别省市：北京,11