用于半导体封装的密封制造技术

本文描述了半导体封装以及制造半导体封装的方法，还涉及用于半导体封装的密封。在一些实施方案中，半导体封装包括基板、附接到基板的壁、布置在壁的底面与基板的顶面之间的第一粘合剂层，以及围绕第一粘合剂层的外周布置的第二粘合剂层，该第二粘合剂层布置成邻近且接触壁，第二粘合剂层不同于第一粘合剂层，其中第一粘合剂层和第二粘合剂层的至少之一将壁电接地。

Seal for a semiconductor package

A semiconductor package and a method of manufacturing a semiconductor package are also described, and a seal for a semiconductor package is also described. In some embodiments, a first adhesive layer between the top surface of the semiconductor package includes a substrate, the substrate is attached to the wall and are arranged on the wall and the bottom surface of the substrate, and a first adhesive layer around the peripheral layout of the second adhesive layer, the adhesive layer second is arranged adjacent to and in contact with the wall, the adhesive layer is different from second the first adhesive layer, wherein the first adhesive layer and the second adhesive layer at least one of the wall electrical grounding.

【技术实现步骤摘要】
用于半导体封装的密封
本专利技术总地涉及用于半导体封装的密封及其制造方法。
技术介绍
气密或近似气密密封可用于密封半导体封装以保护封装件免于由于湿气导致的损坏。这些密封可用于例如抑制湿气渗透到封装件中且损坏封装件内的集成器件裸片，从而保持性能和/或提高集成器件裸片的寿命。例如，气密或近似气密密封可用于高频集成器件裸片应用中，其中裸片布置在空腔中。密封能够防止或降低如果容许湿气渗入封装件中所可能导致的温度和/或湿度相关故障的风险。然而，典型的气密或近似气密密封是昂贵的(例如，当用于具有陶瓷基板的封装件时)，并且会在封装件内留有熔剂残渣，和/或可能无法使封装盖接地到基板。因此，对于改进的用于空腔封装的密封存在持续的需求。
技术实现思路
本文描述的系统、方法和装置各自具有若干方面，其中没有单个方面单独负责其期望的属性。在不限制由所附权利要求表示的本专利技术的范围的情况下，下面简要描述一些特征。在考虑该描述之后，特别是在阅读标题为“一些实施方案的详细描述”的部分之后，将理解本文所描述的系统、方法和装置的有利特征。在一些方面中，公开了包括第一粘合剂层和第二粘合剂层的半导体封装。该半导体封装可以包括基板、附接到基板的壁、布置在壁的底面与基板的顶面之间的第一粘合剂层以及围绕第一粘合剂层的外周布置的第二粘合剂层。第二粘合剂层可以布置成邻近且接触壁。第二粘合剂层可以不同于第一粘合剂层，并且第一粘合剂层和第二粘合剂层中的至少一个可以将壁电接地。在一些方面中，公开了包括第一环氧树脂层和第二环氧树脂层的半导体封装。该半导体封装可以包括基板、附接到基板的壁、布置在壁的底面与基板的顶面之间的第一环氧树脂层，以及围绕第一环氧树脂层的外周布置的第二环氧树脂层。第二环氧树脂层可以布置成邻近且接触壁。在一些方面中，公开了包括环氧树脂层和焊料层的半导体封装。该半导体封装可以包括基板、附接到基板的壁、布置在壁的底面与基板的顶面之间的环氧树脂层，以及围绕环氧树脂层的外周布置的焊料层。焊料层可以布置成邻近且接触壁。环氧树脂或焊料层可以将壁电接地。在本申请中描述的主题的一个或多个实施方案的细节在附图和以下描述中阐述。本申请中公开的任何布置或实施方案的任何特征、组件或细节是可组合的和可修改的，以形成落入本公开的精神和范围内的多个新的布置和实施方案。根据说明书、附图和权利要求书，其他特征、方面和优点也将变得显而易见。注意，以下附图的相对尺寸可能未按比例绘制。附图说明现在将参考以下附图描述实施方案，附图通过示例而非限制的方式提供。相同的附图标记表示相同或功能类似的元件。图1A是依照一个实施方案的具有密封件的半导体封装的示意性侧视剖视图，该密封件具有至少两种粘合剂。图1B是图1A的半导体封装的示意性的俯视平面图，为说明的目的而省去了罩。图1C是图1A的封装的放大的部分侧视剖视图，示出了壁与基板之间的密封。图2A是根据另一实施方案的具有密封件的半导体封装的示意性侧视剖视图，该密封件具有内嵌条。图2B是图2A的半导体封装的示意性俯视平面图，为说明的目的而省去了罩。图2C是图2A的封装的放大的部分侧视剖视图。图3是说明依照各个实施方案的用于制造具有密封件的半导体封装的方法的流程图，该密封件具有至少两种粘合剂。具体实施方式本公开的实施方案提供了用于半导体封装的密封件，用于保护封装免于由于湿气导致的损坏。特别地，本公开涉及包括用于将封装盖密封到封装基板的至少两种粘合剂的密封件。例如，在各个实施方案中，密封件可以包括第一环氧树脂密封件和围绕盖和/或第一环氧树脂密封件的周边布置的第二环氧树脂密封件。在其它实施方案中，密封件可以包括环氧树脂密封件和围绕环氧树脂密封件的周边布置的焊料密封件。各个实施方案还图示了制造具有该密封件的封装的示例的方法。虽然下面描述了一些实施方案，但是这些实施例仅通过举例的方式来呈现，并且可以利用如权利要求所限定和覆盖的不同的方式来实施。图1A是根据一个实施方案的具有密封件的半导体封装10的示意性侧视剖视图，该密封件包括至少两种粘合剂。在所示的实施方案中，半导体封装10包括盖20、密封件30和基板40。盖20可以是平坦地或定形以限定凹部。在图1A的实施方案中，例如，盖20定形成使得其与基板40配合以限定空腔50。然而，在其它实施方案中，盖20可以包括平坦盖，其布置在基板中的凹槽上方以限定空腔(未示出)。盖20可以包括罩22以及围绕罩22的周边延伸的壁24。在一些实施方案中，壁24的顶面能够附接到罩22的底面，例如通过粘合剂、焊接或其它类型的结合方式。然而，在所示的实施方案中，罩22和壁24一体地形成为单个部件。如图1A所示，壁24的底侧能够经由密封件30附接到基板40。应当意识到，罩22和壁24可以具有任何适合的形状，能够采取任何适合的形式，并且可以为任何适合的材料。例如，在一些实施方案中，盖20可以包括金属和/或复合材料。在一些实施方案中，盖20可以包括镀有金属的塑料盖(例如，液晶聚合物或LCP)，金属诸如为Ni、NiAu合金或任何其它适合的金属。类似地，图1A的基板40可以呈现为任何适合的形状和/或材料。例如，在一些实施方案中，基板40可以包括柔性基板、印刷电路板(PCB)基板、引线框、陶瓷基板或塑料基板(例如，液晶聚合物)。如图1A所示，盖20和基板40配合以限定空腔50，该空腔可以填充有诸如空气的气体。集成器件裸片52可以布置在空腔50中。例如，集成器件裸片52可以利用粘合剂安装到基板40的顶面上。当然，应当意识到，多个集成器件裸片52可以布置在空腔50中，虽然图1A仅示出了一个裸片52。在所示的实施方案中，空腔50由罩22、壁24、基板40和密封件40来限定。集成器件裸片52可以是用于任何适合应用的任何适合裸片。例如，在各个实施方案中，集成器件裸片52可以包括砷化镓(GaAs)裸片、氮化镓(GaN)裸片、硅裸片或任何其它适合的III-V族半导体裸片。布置在空腔50中的集成器件裸片52可设计成用于高频应用，诸如例如高速光纤应用、高频军事应用、通信基础结构(例如E频带中的点对点通信)、手机构架、雷达等。如图1A中进一步所示，接合线54可以提供集成器件裸片52与基板40之间的电连接。在其它实施方案中，倒装芯片连接、硅通孔和焊料隆起焊盘或其它电互连方法可以替代接合线使用以将集成器件裸片52与基板40电连接。在各个实施方案中，图1A所示的半导体封装可以采取不同的布置，而不偏离本公开的主旨和范围。在一些实施方案中，诸如在裸片52上包含了空腔的高频封装，重要的是防止湿气损坏裸片52和/或封装10的其它部件。一些封装技术可以采用常规的、全气密密封。然而，全气密密封封装组装昂贵且比期望的更大。在采用近似气密密封的一些布置中，盖20可以利用焊接接缝附接到基板40以防止湿气进入空腔50且损坏裸片52。然而，使用焊料将盖20附接到基板40会在空腔50中和/或裸片52上留下熔剂残渣，这会损坏裸片52。在其它布置中，环氧树脂可用于将盖20附接到基板40。然而，环氧树脂可能渗过湿气而使得环氧树脂无法保护裸片52免于由于湿气导致的损坏。因此，对于用于将封装盖附接到基板上用于各种类型的空腔封装的改进密封件存在持续的需求。有利地，在图1A的实施方案中，盖20可以经由密封本文档来自技高网...

【技术保护点】
半导体封装，包括：基板；附接到所述基板的壁；第一粘合剂层，其布置在所述壁的底面与所述基板的顶面之间；以及第二粘合剂层，其围绕所述第一粘合剂层的外周布置，所述第二粘合剂层布置成邻近且接触所述壁，所述第二粘合剂层不同于所述第一粘合剂层，其中所述第一粘合剂层和所述第二粘合剂层中的至少一个将所述壁电接地。

【技术特征摘要】
2016.03.10 US 15/066,3971.半导体封装，包括：基板；附接到所述基板的壁；第一粘合剂层，其布置在所述壁的底面与所述基板的顶面之间；以及第二粘合剂层，其围绕所述第一粘合剂层的外周布置，所述第二粘合剂层布置成邻近且接触所述壁，所述第二粘合剂层不同于所述第一粘合剂层，其中所述第一粘合剂层和所述第二粘合剂层中的至少一个将所述壁电接地。2.如权利要求1所述的半导体封装，还包括盖，所述盖包括壁和与所述壁一体形成的罩部，以及安装到所述封装基板上、由所述半导体封装限定的空腔内的集成器件裸片。3.如权利要求1所述的半导体封装，其中所述集成器件裸片包括砷化镓(GaAs)裸片、氮化镓(GaN)裸片或III-V族半导体裸片。4.如权利要求1所述的半导体封装，其中所述第一粘合剂层包括环氧树脂，并且所述第二粘合剂层包括焊料。5.如权利要求1所述的半导体器件，其中所述第二粘合剂层是围绕所述第一粘合剂层的外周的封闭环形物。6.如权利要求1所述的半导体封装，其中所述第一粘合剂层比所述第二粘合剂层稠密。7.如权利要求1所述的半导体封装，还包括定位在所述基板上接近所述壁的焊料掩模屏障，其中所述第一或第二粘合剂层的一部分附着到所述焊料掩模屏障，其中所述焊料掩模屏障包括邻近第二部分的第一部分，所述第一部分和第二部分由间隙隔开，其中所述间隙暴露所述基板的部分，以及其中所述第一或第二粘合剂层经由与暴露于所述间隙中的所述基板的导电迹线的连接而电接地。8.如权利要求1所述的半导体封装，其中所述第一粘合剂层和第二粘合剂层形成将所述壁密封到所述基板的密封件，其中所述密封件构造成承受在85摄氏度下以及85％的湿度下在1000小时至3000小时的范围内的标准温度湿度偏压(THB)测试。9.半导体封装，包括：基板；附接到所述基板的壁；第一环氧树脂层，其布置在所述壁的底面与所述基板的顶面之间；以及第二环氧树脂层，其围绕所述第一环氧树脂的外周布置，所述第二环氧树脂布置成邻近且接触所述壁。10.如权利要求9所述的半导体封装，还包括盖，所述盖包括壁和与所述壁一体形成的罩部，以及安装到所述封装基板上、由所述半导体封装限定的空腔内的集成器件...

【专利技术属性】
技术研发人员：D·波罗格尼亚，朱静文，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：美国,US