半导体装置制造方法及图纸

本发明专利技术的实施方式提供一种能够使焊垫的腐蚀减少而进一步提升半导体芯片与金属线的配置的自由度的半导体装置。实施方式的半导体装置具备衬底、第1半导体芯片、金属线、粘接部、及第2半导体芯片。第1半导体芯片设置在所述衬底上。金属线将所述衬底上的配线与所述第1半导体芯片上的连接电极连接。粘接部具有设置在所述第1半导体芯片的上方的矩形状的第1粘接层、及位于所述第1粘接层的四个角的下部的柱状的第2粘接层，且所述金属线距所述连接电极的最大高度小于所述连接电极与所述第1粘接层的间隔，所述第2粘接层在矩形状的所述第1粘接层中的2对对边中至少1对对边的各自的下部具有开口部。第2半导体芯片设置在所述粘接部上。

Semiconductor device

Embodiments of the present invention provide a semiconductor device that further reduces the degree of freedom of configuration of a semiconductor chip and a metal wire by reducing corrosion of the pad. Embodiments of the semiconductor device include a substrate, a first semiconductor chip, a metal wire, an adhesive portion, and a 2 semiconductor chip. A first semiconductor chip is disposed on the substrate. The metal wire connects the wiring on the substrate to the connecting electrode on the first semiconductor chip. The second adhesive layer first bonding adhesive layer, and the adhesive layer is located on the first of the four corners of the lower part of the column with rectangular shape is provided above the semiconductor chip first of the maximum height and the metal wires from the connection electrode is smaller than that of the electrode is connected with the first bonding the interval of the second layer, adhesive layer in the rectangular shape of the first adhesive layer in 2 on the side with an opening at least 1 of the edges of the respective lower. A second semiconductor chip is disposed on the adhesive portion.

【技术实现步骤摘要】
半导体装置[相关申请]本申请享有以日本专利申请2016-51543号(申请日：2016年3月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及一种半导体装置。
技术介绍
近年来，在半导体封装体中，广泛利用在半导体芯片使用芯片粘结膜(DAF：DieAttachFilm)等粘接剂积层存储器芯片的构造(FOD：FilmOnDie，芯片覆膜)。然而，如果使用芯片粘结膜使半导体芯片彼此粘接，则存在如下情况，即，在进行模塑加工时，因粘接在衬底上的芯片而在半导体封装体产生凹凸，因该凹凸引起的半导体衬底的翘曲成为问题。进而，在Al(铝)电极垫上连接Au(金)接合线的情况下，有可能因阻焊剂或粘接剂中包含的Cl(氯)离子导致Al腐蚀而Al电极垫与Au接合线形成开路。另外，也存在利用支柱芯片支撑半导体芯片的构造，但有可能因连接半导体芯片与配线衬底的金属线与支柱芯片接触而导致半导体封装体内的配线短路。因此，金属线的配置受到限制，也就是说，半导体芯片的布局受到限制。
技术实现思路
本专利技术的实施方式提供一种能够使焊垫的腐蚀减少而进一步提升半导体芯片与金属线的配置的自由度的半导体装置。实施方式的半导体装置具备衬底、第1半导体芯片、金属线、粘接部、及第2半导体芯片。第1半导体芯片设置在所述衬底上。金属线将所述衬底上的配线与所述第1半导体芯片上的连接电极连接。粘接部具有设置在所述第1半导体芯片的上方的矩形状的第1粘接层、及位于所述第1粘接层的四个角的下部的柱状的第2粘接层，且所述金属线距所述连接电极的最大高度小于所述连接电极与所述第1粘接层的间隔，所述第2粘接层在矩形状的所述第1粘接层中的2对对边中至少1对对边的各自的下部具有开口部。第2半导体芯片设置在所述粘接部上。附图说明图1是示意性地表示一实施方式的半导体装置的前视图。图2是示意性地表示一实施方式的半导体装置的俯视图。图3是示意性地表示一实施方式的半导体装置的俯视剖视图。图4A是示意性地表示一变化例的半导体装置的前视图。图4B是图4A的半导体装置的A-A剖视图。图5A是示意性地表示一变化例的半导体装置的前视图。图5B是图5B的半导体装置的A-A剖视图。图6A是示意性地表示一变化例的半导体装置的前视图。图6B是图6B的半导体装置的A-A剖视图。具体实施方式以下，参照附图，对本专利技术的实施方式进行说明。本实施方式并不限定本专利技术。本专利技术的实施方式的半导体装置通过经由不与第1半导体芯片接触地以覆盖第1半导体芯片的方式设置的桌子状的第2粘接剂设置第2半导体芯片，而抑制半导体装置的翘曲，并且抑制第1半导体芯片的电极与接合线的连接部分的腐蚀，并且提升连接于第1半导体芯片的接合线与粘接剂的位置关系的自由度。将在下文更详细地进行说明。图1是示意性地表示本实施方式的半导体装置1的前视图。如该图1所示，半导体装置1例如为半导体封装体，具备衬底10、第1粘接剂12、第1半导体芯片14、第1连接端子16、第1连接电极18、第1金属线20、粘接部22、第2半导体芯片24、第2粘接剂26、第2连接端子28、第2连接电极30、第2金属线32、及模具材34而构成。另外，以下，在所有图中，各构成要素的大小的比或详细配置等以容易理解实施方式的方式表示，因此，与实际的比或配置不同。另外，由于为示意性地表示的图，所以，省略芯片或衬底上的配线等。衬底10是所谓晶片或芯片，由硅等形成。作为半导体装置1的半导体封装体形成在该衬底10上。第1粘接剂12是用于将第1半导体芯片14固定在衬底10上的绝缘材料的粘接剂。该第1粘接剂12例如为将粘接剂呈膜状加工而成的芯片粘结膜，安装在第1半导体芯片14的与衬底10粘接的面，然后，固定在衬底10。第1半导体芯片14是所谓接口芯片或控制器芯片，经由第1粘接剂12设置在衬底10上。该第1半导体芯片14是构成将半导体装置1与外部连接的接口的芯片，且为控制数据的写入及读出的芯片。第1连接端子16是为了将衬底10上的配线与第1半导体芯片14上的配线连接而形成在衬底10上的连接端子。该第1连接端子16例如对Cu(铜)的端子镀覆Ni(镍)或Au而成。如图1所示，第1连接端子16在衬底10上设置有多个。第1连接电极18是设置在第1半导体芯片14上的电极，且为将第1半导体芯片14上的配线与衬底10上的配线连接的电极。该第1连接电极18例如为由Al形成的焊垫状的电极。第1连接电极18在第1半导体芯片14上配置有多个。第1金属线20是所谓接合线，是将衬底10上的配线与第1半导体芯片14上的配线经由第1连接端子16及第1连接电极18连接的金属线。也就是说，在本实施方式中，多条第1金属线20将多个第1连接端子16与多个第1连接电极18之间电连接。该第1金属线20例如由Au或Cu形成。粘接部22是用于将第2半导体芯片24固定在衬底上的绝缘材料的粘接剂。该粘接部22也与第1粘接剂12同样地，例如为将粘接剂呈膜状加工而成的芯片粘结膜的一种。如图1所示，粘接部22具备与第2半导体芯片24相接的上部的第1粘接层22a、及与衬底10相接的下部的第2粘接层22b而构成。另外，第2粘接层22b在其一部分具有用于供模具材34通过的开口部22c。第1粘接层22a是具有和与第2半导体芯片24的接触面大致相等的面积的矩形状的较薄的粘接层。一方的第2粘接层22b是比第1粘接层22a厚的粘接层。该第2粘接层22b的厚度是以成为在第1半导体芯片14的上方第1金属线20与第1粘接层22a不接触的程度的高度的方式确保其厚度。在本实施方式中，具有在与第1连接电极18连接的第1金属线20最高的部位第1金属线20不与第1粘接层22a接触的程度的厚度。换句话说，第1金属线20距第1连接电极18的最大高度小于第1粘接层22a与第1连接电极18的间隔。另外，第1粘接剂12与构成粘接部22的粘接剂可由具有粘接作用的相同的绝缘材料构成，也可由不同的绝缘材料构成。第2半导体芯片24是所谓存储器芯片，在粘接部22上设置有多个。该第2半导体芯片24是进行数据的写入或读出的存储器芯片。如图1所示，第2半导体芯片24是以能够确保该第2半导体芯片24上的第2连接电极30的区域的程度错开地积层，整体上构成1个存储器阵列。另外，根据构成，也可将第2半导体芯片24设为1片。第2粘接剂26是将第2半导体芯片24彼此粘接的粘接剂。也就是说，多个第2半导体芯片24经由第2粘接剂26而积层。该第2粘接剂26也与第1粘接剂12或粘接部22同样地，也可由芯片粘结膜构成。第2连接端子28是为了将衬底10上的配线与第2半导体芯片24上的配线连接而设置在衬底10上的连接端子。该第2连接端子28例如对Cu的端子镀覆Ni或Au而成。与第1连接端子16同样地，第2连接端子28为了进行与第2半导体芯片24的连接而设置有多个。第2连接电极30是设置在第2半导体芯片24上的电极，且为将第2半导体芯片24上的配线与衬底10上的配线连接的电极。该第2连接电极30例如为由Al形成的焊垫状的电极。另外，第2连接电极30也在第2半导体芯片24上设置有多个。第2金属线32是所谓接合线，是将衬底10上的配线与第2半导体芯片24上的配线经由第2连接端子28及第2连接电极本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于具备：衬底；第1半导体芯片，设置在所述衬底上；金属线，将所述衬底上的配线与所述第1半导体芯片上的连接电极连接；粘接部，具有设置在所述第1半导体芯片的上方的矩形状的第1粘接层、及位于所述第1粘接层的四个角的下部的柱状的第2粘接层，且所述金属线距所述连接电极的最大高度小于所述连接电极与所述第1粘接层的间隔，所述第2粘接层在矩形状的所述第1粘接层中的2对对边中至少1对对边的各自的下部具有开口部；及第2半导体芯片，设置在所述粘接部上。

【技术特征摘要】
2016.03.15 JP 2016-0515431.一种半导体装置，其特征在于具备：衬底；第1半导体芯片，设置在所述衬底上；金属线，将所述衬底上的配线与所述第1半导体芯片上的连接电极连接；粘接部，具有设置在所述第1半导体芯片的上方的矩形状的第1粘接层、及位于所述第1粘接层的四个角的下部的柱状的第2粘接层，且所述金属线距所述连接电极的最大高度小于所述连接电极与所述第1粘接层的间隔，所述第2粘接层在矩形状的所述第1粘接层中的2对对边中至少1对对边的各自的下部具有开口部；及第2半导体芯片，设置在所述粘接部上。2.根据权利要求1所述的半导体装置，其特征在于：还具有将包含所述粘接部与所述第1半导体芯片之间的区域密封的模具材。3.根据权利要求1或2所述的半...

【专利技术属性】
技术研发人员：岩政直树，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP