用于锁存防止的自适应体偏置电路制造技术

本发明专利技术涉及一种用于锁存防止的自适应体偏置电路。本文揭示用于减少或防止在行解码器电路中锁存的技术及方法。一种实例设备可包含像素阵列、行地址解码器及控制电路。所述行解码电路包含多个解码电路，其各自包含至少两个具有耦合到第一节点的相应体端子的晶体管。所述控制电路包含耦合到所述第一节点的体偏置电路，所述体偏置电路响应于所述成像系统的操作状态及/或基于由偏置控制电路提供的控制信号的两个参考电压中的一者的改变而自适应地向所述第一节点提供偏置电压。

Adaptive body bias circuit for latch prevention

The present invention relates to an adaptive body bias circuit for latch prevention. This article reveals the techniques and methods used to reduce or prevent the latch in the codec circuit. An instance device can include a pixel array, a row address decoder and a control circuit. The row decoding circuit includes a plurality of decoding circuits, each containing at least two transistors having the corresponding body terminals coupled to the first node. The body bias circuit the control circuit includes a coupled to the first node, the operating state of the body bias circuit in response to the imaging system and / or based on a two reference voltage control signal provided by the bias control circuit in change adaptively to the first node provides the bias voltage.

【技术实现步骤摘要】
用于锁存防止的自适应体偏置电路
本专利技术大体上涉及半导体偏置，且特定来说(但非排他性地)涉及用于锁存防止的晶体管体偏置。
技术介绍
图像传感器已无处不在。它们广泛应用于数码相机，蜂窝电话、安全摄像机，以及医疗、汽车及其它应用中。用于制造图像传感器的技术持续以迅猛的速度进步。举例来说，对更高分辨率及更低功耗的需求已促进这些装置的进一步微型化及集成化。与许多基于半导体的装置(例如图像传感器)一样，锁存是装置性能及可靠性的关键。由于与裸片布局、n阱、p阱、高度掺杂区等的相对放置，以及所述各种区域如何相对于彼此偏置有关的各种原因，可能发生锁存。虽然锁存不是新出现的问题，但是长期被视为行业标准的解决方案可能并不总是适合于半导体装置(包含图像传感器)的进一步微型化。
技术实现思路
一方面，本申请案涉及一种成像系统。所述成像系统包括：形成为列及行的像素阵列，每一行包含多个像素；行地址解码器，其包含多个解码电路，所述多个解码电路中的每一者耦合到相应像素行，且所述多个解码电路的每一解码电路包含由相应体端子耦合在一起的至少两个晶体管，且其中所述多个解码电路中的每一者的所述两个晶体管的所述经耦合的体端子耦合本文档来自技高网...

【技术保护点】
一种成像系统，其包括：形成为列及行的像素阵列，每一行包含多个像素；行地址解码器，其包含多个解码电路，所述多个解码电路中的每一者耦合到相应像素行，且所述多个解码电路的每一解码电路包含由相应体端子耦合在一起的至少两个晶体管，且其中所述多个解码电路中的每一者的所述两个晶体管的所述经耦合的体端子耦合到第一节点；及控制电路，其耦合到所述行地址解码器，所述控制电路包含耦合到所述第一节点的体偏置电路，所述体偏置电路响应于所述成像系统的操作状态而自适应地向所述第一节点提供偏置电压，所述体偏置电路包含：偏置电路，其耦合在所述第一节点与第一及第二参考电压源之间，所述偏置电路响应于控制信号而选择性地将所述第一或第二...

【技术特征摘要】
2016.05.24 US 15/163,5821.一种成像系统，其包括：形成为列及行的像素阵列，每一行包含多个像素；行地址解码器，其包含多个解码电路，所述多个解码电路中的每一者耦合到相应像素行，且所述多个解码电路的每一解码电路包含由相应体端子耦合在一起的至少两个晶体管，且其中所述多个解码电路中的每一者的所述两个晶体管的所述经耦合的体端子耦合到第一节点；及控制电路，其耦合到所述行地址解码器，所述控制电路包含耦合到所述第一节点的体偏置电路，所述体偏置电路响应于所述成像系统的操作状态而自适应地向所述第一节点提供偏置电压，所述体偏置电路包含：偏置电路，其耦合在所述第一节点与第一及第二参考电压源之间，所述偏置电路响应于控制信号而选择性地将所述第一或第二参考电压源耦合到所述第一节点，其中所述偏置电路包含：第一及第二晶体管，其串联耦合在所述第一节点与所述第一参考电压源之间；及第三及第四晶体管，其串联耦合在所述第一节点与所述第二参考电压源之间；及偏置控制电路，其耦合到所述偏置电路、所述第一及第二参考电压源，且进一步经耦合以接收指示所述操作状态的信号，其中，响应于所述成像系统处于第一操作状态，所述偏置控制电路经耦合以提供控制信号，以启用所述第三及第四晶体管以将所述第二参考电压源耦合到所述第一节点，并且停用所述第一及第二晶体管，且其中，响应于所述成像系统处于第二操作状态，所述偏置控制电路经耦合以提供控制信号，以启用所述第一及第二晶体管以将所述第一参考电压源耦合到所述第一节点，并且停用所述第三及第四晶体管。2.根据权利要求1所述的成像系统，其中所述第一操作状态指示所述成像系统上电，且所述第二操作状态指示所述成像系统掉电。3.根据权利要求1所述的成像系统，其中所述偏置控制电路包含：比较器，其具有耦合到所述第一参考电压源的输出的非反相输入，耦合到所述第二参考电压源的输出的反相输入，及经耦合以接收指示所述操作状态的所述信号的启用输入，且所述比较器具有输出；或非门，其具有耦合到所述比较器的所述输出的第一输入，及经耦合以接收指示所述操作状态的所述信号的第二输入，且所述或非门具有耦合到所述第二晶体管的栅极的输出；第一反相器，其具有耦合到所述或非门的所述输出的输入，及耦合到所述第三晶体管的栅极的输出；电平移位器，其具有耦合到所述或非门的所述输出的输入，所述电平移位器经耦合以将所述或非门的所述输出的电压电平移位到所述第二参考电压源的电压电平，且其中所述电平移位器具有耦合到所述第一晶体管的栅极的输出；及第二反相器，其具有耦合到所述电平移位器的所述输出的输入，及耦合到所述第四晶体管的栅极的输出。4.根据权利要求3所述的成像系统，其中所述比较器、所述或非门及所述第一反相器由所述第一参考电压源偏置，且其中所述电平移位器及所述第二反相器由所述第二参考电压源偏置。5.根据权利要求3所述的成像系统，其中响应于所述成像系统处于所述第一操作状态，所述比较器确定所述第二电压源的电压电平是否大于所述第一电压源的电压电平，且所述偏置控制电路响应于所述确定将具有较大电压电平的所述第一或第二电压源耦合到所述第一节点。6.根据权利要求1所述的成像系统，其中所述第一参考电压源是低电压，且所述第二参考电压源是高电压。7.根据权利要求1所述的成像系统，其中所述第一、第二、第三及第四晶体管是PMOS晶体管。8.一种成像系统的自适应体偏置电路，其包括：偏置电路，其包含：第一节点，其耦合到多个PMOS晶体管中的每一者的体；第一晶体管，其具有源极、漏极及栅极；第二晶体管，其具有源极，漏极及栅极，其中所述第二晶体管的所述源极耦合到第一参考电压源，且所述第二晶体管的所述漏极耦合到所述第一晶体管的所述漏极，且所述第一晶体管的所述源极耦合到所述第一节点；第三晶体管，其具有源极、漏极及栅极；及第四晶体管，其具有源极、漏极及栅极，其中所述第四晶体管的所述源极耦合到第二参考电压源，且所述第四晶体管的所述漏极耦合到所述第三晶体管的所述漏极，且所述第三晶体管的所述源极耦合到所述第一节点；及偏置控制电路，其耦合到所述偏置电路，所述偏置电路耦合到所述第一参考电压源、所述第二参考电压源，且进一步经耦合以接收指示所述成像系统的操作状态的信号，所述偏置控制电路经耦合以响应于接收指示第一操作状态的信号而启用所述第一及第二晶体管并停用所述第三及第四晶体管，且进一步经耦合以响应于接收指示第二操作状态的信号而启用所述第三及第四晶体管并停用所述第一及第二晶体管。9.根据权利要求8所述的自适应体偏置电路，其中，响应于所述成像系统处于所述第二操作状态，所述偏置控制电路进一步将所述第二参考电压源的电压电平与所述第一参考电压源的电压电平进行比较，并启用所述偏置电路使得具有较大电压电平的所述第一或第二参考电压耦合到所述第一节点。10.根据权利要求8所述的自适应体偏置电路，其中所述偏置控制电路包含：比较器，其具有三个输入及一个输出，其中非反相输入耦合到所述第一参考电压源，反相输入耦合到所述第二参考电压源，且启用输入经耦合以接收指示所述操作状态的所述信号，且其中所述比较器响应于所述比较器被启用而响应于所述第一及第二参考电压的电压电平的比较而提供信号；或非门，其具有两个输入及一个输出，其中第一输入耦合到所述比较器的所述输出，且第二输入经耦合以接收指示所述操作状态的所述信号，其中所述或非门的所述输出耦合到所述第二晶体管的...

【专利技术属性】
技术研发人员：查尔斯·清乐·吴，高润鹤，
申请(专利权)人：豪威科技股份有限公司，
类型：发明
国别省市：美国,US