具有埋入式噪声屏蔽墙的封装基板制造技术

本发明专利技术公开了一种具有埋入式噪声屏蔽墙的封装基板，包括第一信号线、左边屏蔽墙和右边屏蔽墙，第一信号线埋设于第一介电层中；左边屏蔽墙埋设于所述第一介电层中，并且配置在所述第一信号线的左边；右边屏蔽墙埋设于所述第一介电层中，并且配置在所述第一信号线的右边。本发明专利技术提供的封装基板(package substrate)具有埋入式噪声屏蔽墙(noise shielding wall)，至少一条信号线夹在两屏蔽墙之间，信号线以及屏蔽墙埋设于介电层中，提供基材上的讯号线的噪声屏蔽功能，有效解决了封装基板的信号线的串音干扰(crosstalk)的问题。

Package substrate with embedded noise shielding wall

The invention discloses a packaging substrate with embedded noise shielding wall, comprising a first signal line, the left and right wall shielding shielding wall, the first signal line embedded in the first dielectric layer; the shielding wall embedded in the first dielectric layer, and the configuration in the first signal line on the left; the shielding wall embedded in the first dielectric layer, and the configuration in the first signal line on the right. The invention provides a package substrate (package substrate) with embedded noise shielding wall (noise shielding wall), at least one signal line between two signal lines and a shield wall shielding wall is buried in the dielectric layer, noise shielding function provides the signal line on the substrate, effectively solves the problem of crosstalk the interference signal line package (crosstalk) of the problem.

【技术实现步骤摘要】
具有埋入式噪声屏蔽墙的封装基板
本专利技术涉及一种封装基板(packagesubstrate)，特别是涉及一种具有埋入式噪声屏蔽墙(noiseshieldingwall)的封装基板，其中，至少一条信号线夹在两屏蔽墙之间。
技术介绍
如图1所示，美国专利US7,638,881B2于2009年12月29日公开的芯片封装100，包括芯片110、封装基板120、多个焊锡凸块130和界面金属层140。该芯片110具有多个设置于芯片110的表面114上的芯片焊垫112。封装基板120具有多个第一基板焊垫122、多个第二基板焊垫124以及表面接合层(其材料为Sn)126。在第一基板焊垫122和第二基板焊垫124设置于封装基板120的表面128上。表面接合层126(Sn)设置于第一基板焊垫122和第二基板焊垫124表面、且表面接合层126完全覆盖第一基板焊垫122和第二基板焊垫124表面。焊锡凸块130设置于芯片焊垫112和表面接合层126之间。界面金属层140设置于焊锡凸块130和表面接合层126之间。芯片110透过焊锡凸块130电性连接于封装基板120。在今日，随着半导体封装技术的快速发展，封装基板的信号线的分布密度越来越高，紧密分布的信号线之间的串音干扰(crosstalk)变成严重的问题。现有技术的缺点是，封装基板的信号线没有噪声屏蔽墙的设置，本专利技术就是为了解决封装基板的信号线的串音干扰(crosstalk)的问题。
技术实现思路
针对现有技术的上述不足，根据本专利技术的实施例，希望提供一种具有噪声屏蔽功能，能有效解决信号线的串音干扰(crosstalk)问题的封装基板(packagesubstrate)。根据实施例，本专利技术提供的一种具有埋入式噪声屏蔽墙的封装基板，包括第一信号线、左边屏蔽墙和右边屏蔽墙，第一信号线埋设于第一介电层中；左边屏蔽墙埋设于所述第一介电层中，并且配置在所述第一信号线的左边；右边屏蔽墙埋设于所述第一介电层中，并且配置在所述第一信号线的右边。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，所述左边屏蔽墙具有的底表面，不高于所述第一信号线的底表面；所述右边屏蔽墙具有的底表面，不高于所述第一信号线的底表面。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，还包括重新分布层和芯片，重新分布层配置在所述第一介电层的底侧；芯片配置在所述封装基板的顶面，所述芯片经由所述多个纵向金属接线，电性耦合到所述重新分布层的电路。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，还包括底侧屏蔽墙，底侧屏蔽墙配置在所述左边屏蔽墙和所述右边屏蔽墙的底侧上。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，还包括第二信号线，第二信号线埋设于所述第一介电层中，与所述第一信号线相邻并排配置；所述左边屏蔽墙配置在所述第一信号线的左边；右边屏蔽墙配置在第二信号线的右边。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，还包括中间屏蔽墙，中间屏蔽墙配置在所述第一信号线和所述第二信号线之间。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，所述左边屏蔽墙具有延伸区域向上延伸，越过所述第一信号线的顶表面；右边屏蔽墙具有延伸区域向上延伸，越过第一信号线的顶表面。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，还包括顶侧屏蔽墙，顶侧屏蔽墙配置在所述左边屏蔽墙和所述右边屏蔽墙的顶表面。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，还包括第二介电层，所述左边屏蔽墙具有延伸区域向上延伸，越过所述第一信号线的顶表面，埋设于所述第二介电层中；所述右边屏蔽墙具有延伸区域向上延伸，越过所述第一信号线的顶表面，埋设于所述第二介电层中。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，还包括顶侧屏蔽墙，顶侧屏蔽墙配置在所述左边屏蔽墙和所述右边屏蔽墙的顶表面；所述顶侧屏蔽墙埋设于所述第二介电层中，且具有表面与所述第二介电层顶表面为共平面。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，所述左边屏蔽墙向上延伸，越过所述第一信号线的顶表面；所述中间屏蔽墙向上延伸，越过所述第一信号线的顶表面；右边屏蔽墙向上延伸，越过所述第一信号线的顶表面。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，还包括顶侧屏蔽墙，顶侧屏蔽墙配置在所述左边屏蔽墙、中间屏蔽墙以及右边屏蔽墙的顶侧。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，所述底侧屏蔽墙、左边屏蔽墙和右边屏蔽墙埋设于所述第一介电层中。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，所述左边屏蔽墙和右边屏蔽墙具有顶表面，前述顶表面与所述第一介电层顶表面共平面。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，还包含第二介电层，所述第二介电层设置于所述第一介电层顶侧；所述延伸区域埋设于所述第二介电层中。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，所述顶侧屏蔽墙埋设于所述第二介电层中；且所述顶侧屏蔽墙具有顶表面，前述顶表面与所述第二介电层顶表面共平面。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，所述纵向金属接线底部穿过所述第一介电层底部。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，所述纵向金属接线具有顶表面，前述顶表面与所述第一介电层顶表面为共平面。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，还包括纵向金属接线，所述纵向金属接线穿过所述第二介电层底部。根据一个实施例，本专利技术前述具有埋入式噪声屏蔽墙的封装基板中，所述纵向金属接线具有顶表面，前述顶表面与所述第二介电层顶表面为共平面。相对于现有技术，本专利技术提供的封装基板(packagesubstrate)具有埋入式噪声屏蔽墙(noiseshieldingwall)，至少一条信号线夹在两屏蔽墙之间：实施例之一为信号线设置于左边屏蔽墙以及右边屏蔽墙之间，实施例之二为信号线设置于顶侧屏蔽墙以及底侧屏蔽墙之间。信号线以及屏蔽墙埋设于介电层中，提供基材上的讯号线的噪声屏蔽功能，有效解决了封装基板的信号线的串音干扰(crosstalk)的问题。附图说明图1是美国专利US7,638,881B2公开的芯片封装的结构示意图。图2A～4是本专利技术具有埋入式噪声屏蔽墙的封装基板的制程图。图5A是图4中第一屏蔽类型E11的结构示意图(介电层未表示)。图5B是图4中第二屏蔽类型E12的结构示意图(介电层未表示)。图6A是图4中第三屏蔽类型E13的结构示意图(介电层未表示)。图6B是图4中第四屏蔽类型E14的结构示意图(介电层未表示)。图7A是图4中第五屏蔽类型E15的结构示意图(介电层未表示)。图7B是图4中第六屏蔽类型E16的结构示意图(介电层未表示)。图8是噪声屏蔽的第一修饰版本的结构示意图。图9是噪声屏蔽的第二修饰版本的结构示意图。其中：201、202为芯片；21为电路；21B为图案化金属(底侧屏蔽墙)；21D、26、262为介电层；221、222、223为沟槽；223M为纵向金属导线；27为孔；27B为底部金属焊垫；28为焊球；RDL为重新分布层；S、S1、S2为信号线；W、W1、本文档来自技高网...

【技术保护点】
一种具有埋入式噪声屏蔽墙的封装基板，其特征是，包括第一信号线、左边屏蔽墙和右边屏蔽墙，第一信号线埋设于第一介电层中；左边屏蔽墙埋设于所述第一介电层中，并且配置在所述第一信号线的左边；右边屏蔽墙埋设于所述第一介电层中，并且配置在所述第一信号线的右边。

【技术特征摘要】
2016.05.24 US 62/340,6111.一种具有埋入式噪声屏蔽墙的封装基板，其特征是，包括第一信号线、左边屏蔽墙和右边屏蔽墙，第一信号线埋设于第一介电层中；左边屏蔽墙埋设于所述第一介电层中，并且配置在所述第一信号线的左边；右边屏蔽墙埋设于所述第一介电层中，并且配置在所述第一信号线的右边。2.根据权利要求1所述具有埋入式噪声屏蔽墙的封装基板，其特征是，所述左边屏蔽墙具有的底表面，不高于所述第一信号线的底表面；所述右边屏蔽墙具有的底表面，不高于所述第一信号线的底表面。3.根据权利要求1所述具有埋入式噪声屏蔽墙的封装基板，其特征是，还包括重新分布层和芯片，重新分布层配置在所述第一介电层的底侧；芯片配置在所述封装基板的顶面，所述芯片经由所述多个纵向金属接线，电性耦合到所述重新分布层的电路。4.根据权利要求1所述具有埋入式噪声屏蔽墙的封装基板，其特征是，还包括底侧屏蔽墙，底侧屏蔽墙配置在所述左边屏蔽墙和所述右边屏蔽墙的底侧上。5.根据权利要求1所述具有埋入式噪声屏蔽墙的封装基板，其特征是，还包括第二信号线，第二信号线埋设于所述第一介电层中，与所述第一信号线相邻并排配置；所述左边屏蔽墙配置在所述第一信号线的左边；右边屏蔽墙配置在第二信号线的右边。6.根据权利要求5所述具有埋入式噪声屏蔽墙的封装基板，其特征是，还包括中间屏蔽墙，中间屏蔽墙配置在所述第一信号线和所述第二信号线之间。7.根据权利要求1所述具有埋入式噪声屏蔽墙的封装基板，其特征是，所述左边屏蔽墙具有延伸区域向上延伸，越过所述第一信号线的顶表面；右边屏蔽墙具有延伸区域向上延伸，越过第一信号线的顶表面。8.根据权利要求7所述具有埋入式噪声屏蔽墙的封装基板，其特征是，还包括顶侧屏蔽墙，顶侧屏蔽墙配置在所述左边屏蔽墙和所述右边屏蔽墙的顶表面。9.根据权利要求5所述具有埋入式噪声屏蔽墙的封装基板，其特征是，还包括第二介电层，所述左边屏蔽墙具有延伸区域向上延伸，越过所述第一信号线的顶表面，埋设于所述第二介电层中；所述右边屏蔽墙具有延伸区域向...

【专利技术属性】
技术研发人员：胡迪群，
申请(专利权)人：胡迪群，
类型：发明
国别省市：中国台湾,71