以功函数材料层凹陷形成自对准接触结构的方法技术

本发明专利技术涉及以功函数材料层凹陷形成自对准接触结构的方法及其产生装置，所揭示的一种方法除了别的以外，还包括在第一介电层中形成第一多个栅极凹穴。在第一多个栅极凹穴中形成功函数材料层。在功函数材料层上方的第一多个栅极凹穴的至少一子集中形成第一导电材料以界定第一多个栅极结构。在第一多个栅极结构其中二者之间的第一介电层中形成第一接触凹陷。在第一接触凹陷中形成第二导电材料。使功函数材料层选择性凹陷至第一导电材料与第二导电材料以界定多个覆盖凹陷。在多个覆盖凹陷中形成覆盖层。

A method of forming a self aligned contact structure with a sag of work function material and its generating device

The invention relates to a method of self aligned contact structure formed by work function material layer depression and a generating device. The method disclosed includes, among other things, the first multiple grid holes formed in the first dielectric layer. The function material layer is successfully formed in the first multiple gate recesses. At least one of the first plurality of gate cavities above the work function material layer forms the first conductive material to define the first multiple gate structures. The first contact depression is formed in the first dielectric layer between the two of the first multiple gate structures. Second conductive material is formed in the first contact depression. The work function material layer is selectively depressed to the first conductive material and second conductive material to define multiple cover sags. A cover layer is formed in a plurality of overlay sags.

【技术实现步骤摘要】
以功函数材料层凹陷形成自对准接触结构的方法及其产生装置
本专利技术基本上是关于集成电路的制作，并且更尤指针对通过功函数材料层凹陷来形成自对准接触(self-alignedcontact；SAC)结构的各种方法及其产生的半导体装置。
技术介绍
在诸如微处理器、储存装置及类似者等现代集成电路产品中，有限芯片面积上形成非常大量的电路元件，特别是晶体管。在使用金属氧化物半导体(MOS)技术所制作的集成电路中，提供的是一般在切换模式下运作的场效应晶体管(FET)(NMOS与PMOS晶体管两种)。亦即，这些晶体管装置呈现高度导通状态(ON状态)及高阻抗状态(OFF状态)。FET可采取各种形式及组态。举例而言，除了其它组态，FET还可以是所谓的平面型FET装置或三维(3D)装置，诸如FinFET装置。无论所考量的是NMOS晶体管或PMOS晶体管，也无论是属于平面型或3DFinFET装置，场效应晶体管(FET)一般包含形成于半导体衬底中的掺杂源极区及分离的掺杂漏极区。此等源极与漏极区通过通道区分开。栅极绝缘层是置于通道区上方，且导电栅极电极是置于栅极绝缘层上方。栅极绝缘层与栅极电极有时可称为装置的栅极结构。通过对栅极电极施加适度电压，通道区变为具有导电性，并且容许电流从源极区流动至漏极区。可使用所谓的“栅极先制”或“取代栅极”(栅极后制)制造技术，制造此类平面型FET装置的栅极结构。一般而言，由于电路元件(例如晶体管)的数量大且现代集成电路所需布局复杂，故无法在上有制造电路元件的相同装置层级内建立个别电路元件的电连接，但却需要一或多个另外的金属化层，其大体上包括提供内层级电连接的含金属线，并且也包括多个层级间连接或垂直连接(亦称为贯孔)。这些垂直互连结构包含适当的金属，并且提供各个堆叠的金属化层的电连接。此外，为了确实以金属化层连接电路元件(例如：晶体管)，形成连至此晶体管装置的适当垂直接触结构，其中此垂直接触结构的第一端连接至电路元件的相应接触区(例如：晶体管的栅极电极及/或漏极与源极区)，并且第二端通过导电贯孔连接至金属化层中的相应金属线。随着装置尺寸增大且堆积密度增大，相邻栅极结构间的实体空间小到非常难以使用传统掩模与蚀刻技术来准确定位、对准及形成一绝缘材料层中的接触开口。因此，已开发出通过选择性地从介于相隔紧密的栅极电极结构间的空间移除诸如二氧化硅的介电材料，按照自对准方式形成接触开口的接触形成技术。亦即，在完成晶体管结构之后，栅极覆盖层及相邻栅极结构的侧壁间隔物有效当作蚀刻掩模用于选择性地移除二氧化硅材料，以便曝露晶体管的源极/漏极区，藉此提供通过相邻栅极结构而置的间隔物结构所实质横向界定的自对准沟槽。然而，如将会参照图1A至1B所阐释，前述自对准接触的形成程序导致保护导电栅极电极的材料损耗而不理想，亦即栅极覆盖层及侧壁间隔物损耗。图1A示意性绘示先进制造阶段中集成电路产品100的截面图。如图所示，产品100包含在诸如硅衬底的衬底110上方形成的多个说明性的栅极结构105。栅极结构105由使用栅极后制处理技术在栅极凹穴125中形成的说明性的栅极绝缘层115与说明性的栅极电极120、说明性的栅极覆盖层130以及侧壁间隔物135所构成。栅极覆盖层130及侧壁间隔物135包封并保护栅极电极120及栅极绝缘层115。图1A中还绘示多个隆起源极/漏极区140及绝缘材料层145，例如二氧化硅。图1B绘示产品100在进行接触蚀刻程序以就自对准接触在绝缘材料层145中形成接触开口150后的情况。虽然用以形成开口150的接触蚀刻程序主要是针对移除绝缘材料层145的所欲部分而进行，接触蚀刻程序期间仍会消耗部分保护性栅极覆盖层130及保护性侧壁间隔物135，如以虚线155简易绘示者，一般而言，当绝缘材料层145由二氧化硅所制成、且间隔物135及栅极覆盖层130由氮化硅所制成时，接触蚀刻程序可以是用意在于相对于栅极结构105的氮化硅间隔物135/栅极覆盖层130选择性移除二氧化硅层145的干式、异向性(方向性)等离子体蚀刻程序。随着装置尺寸持续缩小，此一干式蚀刻程序的程序裕度也随之减少。举例而言，若间隔物135在接触蚀刻程序期间损失充分厚度，则会无法接受产生的装置100，因为有许多装置规格规定在进行接触蚀刻程序之后，最终间隔物必须具有最小厚度或宽度。若栅极电极120曝露，则会造成接触与栅极短路，导致装置100出现缺陷。栅极覆盖层130及间隔物135与冲蚀(erosion)相关联的问题可能因栅极电极120的高度及覆盖层130的厚度变异而恶化。相同产品上不同的晶体管可具有不同的栅极长度。另外，栅极外形(亦即顶端CD之于底端CD)可能因程序变异而改变。栅极长度及外形影响栅极凹穴的外观比(aspectratio)。进而，此外观比影响取代栅极金属沉积及后续就栅极覆盖层施作空间的定时凹陷蚀刻。因为这些变异来源的关系，并非所有栅极电极120都可具有相同高度，也并非所有栅极覆盖层130都可具有相同厚度。本专利技术是针对半导体装置上形成接触结构的各种方法及其产生的半导体装置，可杜绝、或至少降低上方所指认的一或多种问题的效应。
技术实现思路
以下介绍本专利技术的简化概要，以便对本专利技术的一些态样有基本的了解。本概要并非本专利技术的详尽概述。用意不在于指认本专利技术的重要或关键要素，或叙述本专利技术的范畴。目的仅在于以简化形式介绍一些概念，作为下文更详细说明的引言。大体上，本专利技术针对通过功函数材料层凹陷来形成自对准接触(SAC)结构的各种方法及其产生的半导体装置。所揭示的一种方法除了别的以外，还包括在第一介电层中形成第一多个栅极凹穴。在第一多个栅极凹穴中形成功函数材料层。在功函数材料层上方的第一多个栅极凹穴的至少一子集中形成第一导电材料以界定第一多个栅极结构。在第一多个栅极结构其中二者之间的第一介电层中形成第一接触凹陷。在第一接触凹陷中形成第二导电材料。使功函数材料层选择性凹陷至第一导电材料与第二导电材料以界定多个覆盖凹陷。在多个覆盖凹陷中形成覆盖层。所揭示的另一方法除了别的以外，还包括形成多个占位栅极结构，其包括具有第一宽度的第一占位栅极结构、及具有小于第一宽度的第二宽度的第二占位栅极结构。形成相邻多个占位栅极结构的间隔物。在多个占位栅极结构上方形成第一介电层。平坦化第一介电层以曝露多个占位栅极结构。移除第一占位栅极结构与第二占位栅极结构以界定多个栅极凹穴，其包括通过移除第一占位栅极结构所界定的第一栅极凹穴、及通过移除第二占位栅极结构所界定的第二栅极凹穴。在多个栅极凹穴中形成功函数材料层。功函数材料层实质填充第二栅极凹穴以界定第一栅极结构。在功函数材料层上方的第一栅极凹穴中形成第一导电材料以实质填充用以界定第二栅极结构的第一栅极凹穴。在第一栅极结构与第二栅极结构间的第一介电层中形成第一接触凹陷。在第一接触凹陷中形成第二导电材料。使功函数材料层在第一栅极结构与第二栅极结构中选择性凹陷至第一导电材料与第二导电材料，以在第一栅极结构与第二栅极结构中界定多个覆盖凹陷。在多个覆盖凹陷中形成覆盖层。附图说明本专利技术可搭配附图参照以下说明来了解，其中相似的参考元件符号表示相似的元件，并且其中：图1A至1B绘示形成自对准接触的一种说明性的先前技术方法、以及使用此类先前技术的处理技术可本文档来自技高网...

【技术保护点】
一种方法，其包含：在第一介电层中形成第一多个栅极凹穴；在该第一多个栅极凹穴中形成功函数材料层；在该功函数材料层上方的该第一多个栅极凹穴的至少一子集中形成第一导电材料以界定第一多个栅极结构；在该第一多个栅极结构其中二者之间的该第一介电层中形成第一接触凹陷；在该第一接触凹陷中形成第二导电材料；使该功函数材料层选择性凹陷至该第一导电材料与该第二导电材料以界定多个覆盖凹陷；以及在该多个覆盖凹陷中形成覆盖层。

【技术特征摘要】
2016.04.04 US 15/089,8341.一种方法，其包含：在第一介电层中形成第一多个栅极凹穴；在该第一多个栅极凹穴中形成功函数材料层；在该功函数材料层上方的该第一多个栅极凹穴的至少一子集中形成第一导电材料以界定第一多个栅极结构；在该第一多个栅极结构其中二者之间的该第一介电层中形成第一接触凹陷；在该第一接触凹陷中形成第二导电材料；使该功函数材料层选择性凹陷至该第一导电材料与该第二导电材料以界定多个覆盖凹陷；以及在该多个覆盖凹陷中形成覆盖层。2.如权利要求1所述的方法，其中，形成该第一多个栅极凹穴包含：形成多个占位栅极结构；形成相邻该占位栅极结构的间隔物；在该占位栅极结构上方形成该第一介电层；平坦化该第一介电层以曝露该占位栅极结构；以及移除该占位栅极结构以界定该第一多个栅极凹穴。3.如权利要求1所述的方法，其中，在该第一多个栅极结构其中二者之间的该第一介电层中形成该第一接触凹陷包含：进行自对准蚀刻程序以移除在该第一多个栅极结构的第一栅极结构的第一侧壁间隔物与该第一多个栅极结构的第二栅极结构的第二侧壁间隔物之间的该第一介电层的一部分。4.如权利要求3所述的方法，其中，进行该自对准蚀刻程序包含在该第一介电层上方形成掩模层，该掩模层具有在该第一栅极结构上方安置有第一边缘及在该第二栅极结构上方安置有第二边缘的开口以曝露该第一介电层的该部分。5.如权利要求1所述的方法，其中，该第一多个栅极凹穴各形成于一对间隔物之间，该间隔物具有比该第一介电层的第二顶端表面更低的第一顶端表面，并且该方法更包含平坦化该第一介电层、该对间隔物、该第一导电材料、该第二导电材料、及该功函数材料层，以便在该平坦化前先提供具有比该第一顶端表面的先前高度更小的高度的该第一介电层。6.如权利要求5所述的方法，更包含：在该第一介电层上方形成第二介电层；在该第二介电层中形成使该第二导电材料的一部分曝露的接触开口；以及在该接触开口中形成第三导电材料。7.如权利要求6所述的方法，更包含在形成该覆盖层后且在形成该第二介电层前，使该第一导电材料与该第二导电材料凹陷。8.如权利要求1所述的方法，其中，该第一多个栅极凹穴各形成于一对间隔物之间，该间隔物具有比该第一介电层的第二顶端表面更低的第一顶端表面，以及形成该第二导电材料包含在该间隔物的该顶端表面上方形成该第二导电材料的一部分，用以界定相较于该导电材料的底端部分，具有已增宽度的该第二导电材料的顶端部分。9.如权利要求8所述的方法，更包含：在该第一介电层上方形成第二介电层；在该第二介电层中形成使该第二导电材料的顶端部分曝露的接触开口；以及在该接触开口中形成第三导电材料。10.如权利要求1所述的方法，其中，该第一多个栅极凹穴包括具有第一宽度的第一栅极凹穴、及具有比该第一宽度更小的第二宽度的第二栅极凹穴，形成该功函数材料层包含以该功函数材料层填充该第二栅极凹穴，以及形成该第一导电材料包含在该第一栅极凹穴中形成该第一导电材料。11.如权利要求1所述的方法，更包含平坦化该覆盖层以移除该第一介电层上方延展的部分。12.一种方法，其包含：形成多个占位栅极结构，其包括具有第一宽度的第一占位栅极结构、及具有小于该第一宽度的第二宽度的第二占位栅极结构；形成相邻该多个占位栅极结构的间隔物；在该多个占位栅极结...

【专利技术属性】
技术研发人员：朴灿柔，谢瑞龙，金勋，成敏圭，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛,KY