一种低损伤介质栅及其制备方法技术

本发明专利技术公开了一种低损伤介质栅及其制备方法，涉及半导体高频功率器件和高压器件技术领域；包括从下到上依次为衬底、沟道层、势垒层和钝化层，源金属和漏金属位于器件两侧，栅金属位于源金属和漏金属之间，首先干法刻蚀钝化层直至势垒层，然后在刻蚀位置淀积栅金属，势垒层与钝化层之间设有阻挡层，作为刻蚀终止层；避免刻蚀工艺损伤器件表面，降低栅漏电，提高了介质栅的成品率。

A low damage dielectric gate and its preparation method

The invention discloses a low dielectric damage and a preparation method thereof, relates to the field of high power semiconductor devices and high-voltage devices; including from bottom to top as the substrate, a channel layer, the barrier layer and the passivation layer, source and drain devices located on both sides of the metal metal, metal gate is located in the source and drain metal metal. The first dry etching the passivation layer until the barrier layer, and then in the position of gate metal etching deposition, between the barrier layer and the passivation layer is provided with a barrier layer as an etching stop layer; etching process to avoid damage the surface of the device, reducing gate leakage, improve the dielectric rate of finished products.

【技术实现步骤摘要】
一种低损伤介质栅及其制备方法
本专利技术涉及半导体高频功率器件和高压器件

技术介绍
介质栅结合场板可有效的提高器件击穿电压，广泛应用于微波功率和高压领域。文献：0.25μm介质栅与非介质栅PHEMT的性能比较分析，器件制造与应用，2009，36（7）：658-660对比了介质栅与非介质栅PHEMT器件击穿电压，如图1所示。从图1可知：介质栅PHEMT开态击穿电压明显高于非介质栅器件。介质栅III族氮化物高电子迁移率晶体管（HEMT）结构如图2所示，常用制备方法为：首先淀积一层钝化层，然后ICP刻蚀栅位置钝化层，最后蒸发栅金属，形成介质栅。常用介质栅制备方法刻蚀栅位置钝化层会损伤势垒层表面，造成栅漏电增大等不良影响。
技术实现思路
本专利技术要解决的技术问题是针对上述现有技术的不足，提供一种低损伤介质栅及其制备方法，避免刻蚀工艺损伤器件表面，不会造成栅漏电，提高了介质栅的成品率。为解决上述技术问题，本专利技术所采取的技术方案是：包括从下到上依次为衬底、沟道层、势垒层和钝化层，源金属和漏金属位于器件两侧，栅金属位于源金属和漏金属之间，首先干法刻蚀钝化层直至势垒层，然后在刻蚀位置淀积栅金属。其特征在于：所述势垒层与钝化层之间设有阻挡层），作为刻蚀终止层。作为优选，阻挡层为一层。作为优选，阻挡层为两层，分别为第一阻挡层和第二阻挡层。作为优选，栅金属贯穿隔断钝化层，或者栅金属贯穿隔断钝化层（6）和阻挡层或贯穿隔断钝化层和第一阻挡层。作为优选，钝化层为Si3N4，阻挡层为Al2O3。作为优选，第一阻挡层厚度d1范围为：1nm≤d1≤10μm。作为优选，第二阻挡层厚度d2范围为：1nm≤d2≤10μm。一种低损伤介质栅的制备方法，其特征在于：步骤包括：（1）、用金属有机物化学气相淀积依次得到衬底、沟道层和势垒层；（2）、用电子束蒸发得到源金属和漏金属，并进行高温快速退火；（2）、在势垒层上用原子层淀积法得到阻挡层；（3）、在阻挡层上用离子体增强化学气相沉积法得到钝化层；（4）、用干法刻蚀钝化层，且干法刻蚀钝化层的条件无法刻蚀阻挡层（8）；或者干法刻蚀钝化层后，再湿法腐蚀阻挡层；（5）、用电子束蒸发得到栅金属，即制得低损伤介质栅。作为优选，步骤（4）中干法刻蚀钝化层的方法为：利用感应耦合等离子体刻蚀设备，采用六氟化硫气体形成的等离子体干法刻钝化层Si3N4。采用上述技术方案所产生的有益效果在于：本专利技术结构简单，钝化层与势垒层之间增加阻挡层，避免刻蚀工艺损伤器件表面，不会造成栅漏电，减小栅漏电和栅金属/半导体界面态，提高器件击穿电压和可靠性；提高了介质栅的成品率。附图说明图1是介质栅和非介质栅开态击穿电压比较；图2是现有技术的结构示意图；图3是本专利技术一个实施例的结构示意图；图4是本专利技术另一个实施例的结构示意图；图5是本专利技术方法步骤（2）-步骤（3）的示意图；图6是本专利技术方法步骤（4）刻蚀钝化层的示意图；图7是本专利技术方法步骤（4）腐蚀阻挡层的示意图。图中：1、衬底；2、沟道层；3、势垒层；4、源金属；5、漏金属；6、钝化层；7、栅金属；8、阻挡层；8.1、第一阻挡层；8.2、第二阻挡层。具体实施方式下面结合附图和具体实施方式对本专利技术作进一步详细的说明。以介质栅III族氮化物HEMT(（HighElectronMobilityTransistor），高电子迁移率晶体管)为例说明。实施例1：如图3所示，为本专利技术一种低损伤介质栅及其制备方法的一个实施例，包括从下到上依次为衬底1和沟道层2；沟道层2上的两端分别设有源金属4和漏金属5；沟道层2上且在源金属4和漏金属5之间从下到上依次设有势垒层3和钝化层6，钝化层6上设有栅金属7，且栅金属7贯穿隔断钝化层6；其特征在于：所述势垒层3与钝化层6之间设有阻挡层8。势垒层3与钝化层6之间设有阻挡层8，阻挡层8可以使在刻蚀钝化层6时不会对阻挡层8进行刻蚀，进而对器件表面进行保护，不会造成栅漏电，提高了介质栅的成品率。如图5-7所示，一种低损伤介质栅的制备方法，其特征在于：步骤包括：（1）、用金属有机物化学气相淀积依次得到衬底、沟道层和势垒层；（2）、用电子束蒸发得到源金属和漏金属，并进行高温快速退火；（2）、在势垒层上用原子层淀积法得到阻挡层；（3）、在阻挡层上用离子体增强化学气相沉积法得到钝化层；（4）、用干法刻蚀钝化层，且干法刻蚀钝化层的条件无法刻蚀阻挡层（8）；或者干法刻蚀钝化层后，再湿法腐蚀阻挡层；（5）、用电子束蒸发得到栅金属，即制得低损伤介质栅。实施例2：如实施例1中的介质栅结构和制备方法相同，阻挡层8为一层。阻挡层8厚度d范围为：1nm≤d≤10μm，最佳范围为1nm≤d≤20nm。实施例3：如实施例1中的介质栅结构和制备方法相同。如图4所示，阻挡层8为两层，分别为第一阻挡层8.1和第二阻挡层8.2。第一阻挡层8.1厚度d1范围为：1nm≤d1≤10μm，最佳范围为1nm≤d1≤20nm。第二阻挡层8.2厚度d2范围为：1nm≤d2≤10μm，最佳范围为1nm≤d2≤20nm。两层阻挡层8能更安全的刻蚀钝化层6。实施例4：如实施例1中的介质栅结构和制备方法相同。栅金属7贯穿隔断钝化层6。实施例5：如实施例1中的介质栅结构和制备方法相同。栅金属7贯穿隔断钝化层6和阻挡层8。实施例6：如实施例1中的介质栅结构和制备方法相同。贯穿隔断钝化层6和第一阻挡层8.1。栅金属7是否贯穿阻挡层8对介质栅的使用没有影响。实施例7：如实施例1中的介质栅结构和制备方法相同。钝化层6为Si3N4，阻挡层8为Al2O3。步骤（4）中干法刻蚀钝化层6的方法为：利用电感耦合等离子体刻蚀设备ICP，采用六氟化硫SF6气体形成的等离子体干法刻蚀钝化层6的Si3N4，该条件无法刻蚀阻挡层8的Al2O3。在钝化层6上蒸发得到栅金属7，栅金属7填满刻蚀的钝化层6的缺口处。实施例8：如实施例1中的介质栅结构和制备方法相同。有两层阻挡层8。钝化层6为SiO2，第一阻挡层8.1为Al2O3，第二阻挡层8.2为氧化铪HfO2。步骤（4）中干法刻蚀钝化层6的方法为：利用电感耦合等离子体刻蚀设备ICP，采用六氟化硫SF6气体形成的等离子体干法刻钝化层6的SiO2，该条件无法刻蚀阻挡层8的Al2O3。阻挡层8作为栅下介质保留。在钝化层6上蒸发得到栅金属7，栅金属7填满刻蚀的钝化层6的缺口处。第一阻挡层8.1厚度d1范围为：1nm≤d1≤10μm，最佳范围为1nm≤d1≤20nm。第二阻挡层8.2厚度d2范围为：1nm≤d2≤10μm，最佳范围为1nm≤d2≤20nm。实施例9：如实施例1中的介质栅结构和制备方法相同。钝化层6为Si3N4，阻挡层8为Al2O3。步骤（4）中干法刻蚀钝化层6的方法为：利用电感耦合等离子体刻蚀设备ICP，采用六氟化硫SF6气体形成的等离子体干法刻钝化层6的Si3N4，该条件无法刻蚀阻挡层8的Al2O3。然后利用湿法腐蚀阻挡层Al2O3。在钝化层6上蒸发得到栅金属7，栅金属7填满刻蚀的钝化层6和腐蚀的阻挡层8的缺口处。实施例10：如实施例1中的介质栅结构和制备方法相同。有两层阻挡层8。钝化层6为SiO2，第一阻挡层8.1为Al2O3，第二阻挡层8.2为氧化铪HfO2。步骤（4）中干法刻蚀钝化层6本文档来自技高网...

【技术保护点】
一种低损伤介质栅，包括从下到上依次为衬底（1）、沟道层（2）、势垒层（3）和钝化层（6），源金属（4）和漏金属（5）位于器件两侧，栅金属（7）位于源金属（4）和漏金属（5）之间，首先干法刻蚀钝化层（6）直至势垒层（3），然后在刻蚀位置淀积栅金属（7）；其特征在于：所述势垒层（3）与钝化层（6）之间设有阻挡层（8），作为刻蚀终止层。

【技术特征摘要】
1.一种低损伤介质栅，包括从下到上依次为衬底（1）、沟道层（2）、势垒层（3）和钝化层（6），源金属（4）和漏金属（5）位于器件两侧，栅金属（7）位于源金属（4）和漏金属（5）之间，首先干法刻蚀钝化层（6）直至势垒层（3），然后在刻蚀位置淀积栅金属（7）；其特征在于：所述势垒层（3）与钝化层（6）之间设有阻挡层（8），作为刻蚀终止层。2.根据权利要求１所述的一种低损伤介质栅，其特征在于所述阻挡层（8）为一层。3.根据权利要求１所述的一种低损伤介质栅，其特征在于所述阻挡层（8）为两层，分别为第一阻挡层（8.1）和第二阻挡层（8.2）。4.根据权利要求１或3所述的一种低损伤介质栅，其特征在于所述栅金属（7）贯穿隔断钝化层（6），或者栅金属（7）贯穿隔断钝化层（6）和阻挡层（8）或贯穿隔断钝化层（6）和第一阻挡层（8.1）。5.根据权利要求１所述的一种低损伤介质栅，其特征在于所述钝化层（6）为Si3N4，阻挡层（8）为Al2O3。6.根据权利要求3所述的一种低损伤介质栅，其特征在于所述第一阻挡层（8.1...

【专利技术属性】
技术研发人员：王元刚，冯志红，吕元杰，宋旭波，谭鑫，周幸叶，徐鹏，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：发明
国别省市：河北,13