一种显示用电子器件高导电联耦合电极制造技术

本实用新型专利技术属于电子器件技术领域，公开了一种显示用电子器件高导电联耦合电极。所述电极由依次层叠的衬底、粘附阻挡层和导电层构成，所述粘附阻挡层为厚度为5～200nm的铜合金薄膜层，所述导电层为厚度为5～1000nm的纯铜薄膜层。本实用新型专利技术制备的高导电联耦合电极在衬底和纯铜薄膜导电层之间设置铜合金粘附阻挡层，起到了增强结合强度和阻挡铜原子扩散的双重作用。所得高导电联耦合电极具有与基板结合强度高、电阻率低的优点。

【技术实现步骤摘要】
一种显示用电子器件高导电联耦合电极
本技术属于电子器件
，具体涉及一种显示用电子器件高导电联耦合电极。
技术介绍
伴随信息化社会的快速发展，微电子集成程度越来越高，对构成微电子基本电路的各种电子元器件在体积和性能上都提出了更高的要求。电子器件电极呈现出用铜电极替代铝电极的发展趋势。目前，铜作为器件电极，主要面临以下困难：(1)Cu原子结构中最外层只有一个核外电子，化学活性弱，难以与衬底键合，导致铜电极与衬底的结合强度差。(2)铜原子发生扩散造成铜污染，导致绝缘层或半导体有源层中形成深能级受主杂质，使器件性能退化。(3)铜机械强度低。(4)铜电极表面存在氧化和硫化问题，导致电极电阻率上升。针对以上种种不足，提供一种新结构、成本低廉、性能优良的显示用电子器件高导电联耦合电极是很有意义的。
技术实现思路
为了解决现有铜电极与衬底的结合强度差、铜原子发生扩散造成铜污染的缺陷，本技术的目的在于提供一种显示用电子器件高导电联耦合电极。本技术目的通过以下技术方案实现：一种显示用电子器件高导电联耦合电极，由依次层叠的衬底、粘附阻挡层和导电层构成，所述粘附阻挡层为厚度为5～200nm的铜合金薄膜层，所述导电层为厚度为5～1000nm的纯铜薄膜层。进一步地，所述粘附阻挡层是以磁控溅射方法、自溅射方法、离子溅射方法、化学气相沉积方法、蒸发方法或电化学方法在衬底上沉积得到。进一步地，所述导电层是以磁控溅射方法、自溅射方法、离子溅射方法、化学气相沉积方法、蒸发方法或电化学方法在铜合金薄膜上沉积得到。所述显示用电子器件高导电联耦合电极可通过如下方法制备得到：(1)在衬底上沉积5～200nm厚度的铜合金薄膜作为粘附阻挡层；(2)在铜合金薄膜上沉积5～1000nm厚度的纯铜薄膜。上述制备方法中，步骤(1)完成后在温度100～500℃的条件下进行退火0.5～2h，然后进行步骤(2)。更优选在温度300～350℃的条件下进行退火。上述制备方法中，步骤(2)完成后在温度100～500℃的条件下进行退火0.5～2h。更优选在温度300～350℃的条件下进行退火。进一步地，所述衬底包括玻璃衬底、单晶硅衬底、SiOx衬底、SiNx衬底、Al2O3衬底、IZO(铟锌氧化物)衬底或IGZO(铟镓锌氧化物)衬底。进一步地，所述铜合金薄膜中存在多种非籽晶层的晶格结构。进一步地，所述铜合金薄膜的材料成分包括铜、铬和锆，以重量百分比计，Cr占合金总量的比例为0.1％～0.39％，Zr占合金总量的比例为0.1％～0.5％。优选地，Cr占合金总量的比例为0.29％～0.32％，Zr占合金总量的比例为0.18％～0.21％。更优选地，Cr占合金总量的比例为0.3％，Zr占合金总量的比例为0.2％。本技术的结构原理为：由于纯铜薄膜不易与玻璃衬底或单晶硅衬底发生较强的键合作用，导致纯铜薄膜在上述衬底上的附着强度很差，采用铜合金薄膜作为粘附阻挡层的纯铜电联耦合电极技术，可以使电极的电阻率接近纯铜的同时，又能保证较高的电极强度。由Cu-Cr和Cu-Zr合金二元相图可知，Cr和Zr两种元素在Cu中的室温固溶度极小，且不会生成中间化合物。采用过饱和固溶体的Cu-Cr-Zr合金靶成膜，通过高温退火处理会有过饱和的Cr和Zr排出，导致与铜相分离，在薄膜的界面处自发形成过渡层，可以阻挡Cu的扩散，同时Cr和Zr更易与氧结合形成稳定的氧化物，导致电极与衬底的结合强度明显提高。纯铜层与合金层界面处都是以Cu(111)为主的晶格结构，能够很好的键合，不存在界面的晶格失配问题，这使该电极具备良好的导电性和附着性。对铜合金薄膜衬底退火处理后再沉积纯铜薄膜，由于铜合金薄膜经退火处理在衬底界面处和上表面都形成了氧化物，再沉积纯铜薄膜后，经退火处理纯铜与金属氧化物薄膜可以发生很好的键合，使结合强度明显增加。对铜合金薄膜不进行退火处理而直接沉积纯铜导电主体，由于Cr和Zr几乎都排到衬底界面处形成稳定的氧化物，合金层上表面成分接近纯铜而发生紧密键合，可以使纯铜薄膜牢牢附着在衬底上。最终制备出整体结合强度良好的导电电极。本技术采用铜合金薄膜作为纯铜电极的粘附阻挡层，铜合金薄膜提高了纯铜电极与衬底的结合强度的同时，又保证了电极的低电阻率，两薄膜的界面处，铜相结构相同，不存在晶格失配问题。铜合金薄膜仅是作为衬底与纯铜薄膜的粘附阻挡层，导电主体仍是纯铜层，不会导致电阻率有明显提高，但保证了纯铜电极的结合强度，并阻止Cu扩散。铜合金薄膜可以自发在电极和衬底界面处形成扩散阻挡层。铜合金层为非籽晶层，不需要考虑复杂的生长条件以控制晶体生长方向，使制备工艺明显简化，成本大大降低。本技术的导电主体仍是纯铜，更能凸显铜材料作为高导电联耦合电极的电学性能优势。相对于现有技术，本技术具有如下优点及有益效果：本技术制备的高导电联耦合电极，在衬底和纯铜薄膜导电层之间设置铜合金粘附阻挡层，起到了增强结合强度和阻挡铜原子扩散的双重作用。所得高导电联耦合电极具有与基板结合强度高、电阻率低的优点。附图说明图1为本技术所制备的高导电联耦合电极的结构示意图；图2是实施例1中沉积的Cu-Cr-Zr合金薄膜的XRD分析图谱。具体实施方式下面结合实施例及附图对本技术作进一步详细的描述，但本技术的实施方式不限于此。实施例1本实施例的一种显示用电子器件高导电联耦合电极的制备方法，通过如下步骤进行：(1)在衬底上以磁控溅射的方法沉积5nm厚度的铜合金薄膜作为粘附阻挡层；铜合金薄膜的材料成分由铜、铬和锆组成，以重量百分比计，Cr占合金总量的比例为0.1％，Zr占合金总量的比例为0.5％；然后在温度100℃的条件下进行退火0.5h。(2)在退火处理后，在铜合金薄膜上以磁控溅射方法沉积5nm厚度的纯铜薄膜，并在温度100℃的条件下进行退火0.5h。本实施例所制备的高导电联耦合电极的结构示意图如图1所示(由依次层叠的衬底、铜合金薄膜和纯铜薄膜构成)。本实施例步骤(1)沉积的Cu-Cr-Zr合金薄膜的XRD分析图谱如图2所示，由图2可知，铜合金薄膜中存在多种非籽晶层晶相结构。实施例2本实施例的一种显示用电子器件高导电联耦合电极的制备方法，通过如下步骤进行：(1)在衬底上以磁控溅射的方法沉积200nm厚度的铜合金薄膜作为粘附阻挡层；铜合金薄膜的材料成分由铜、铬和锆组成，以重量百分比计，Cr占合金总量的比例为0.1％，Zr占合金总量的比例为0.5％；(2)再在铜合金薄膜上以磁控溅射方法沉积1000nm厚度的纯铜薄膜。本实施例所制备的高导电联耦合电极的结构示意图如图1所示。本实施例步骤(1)沉积的Cu-Cr-Zr合金薄膜的XRD分析图谱与实施例1相同，铜合金薄膜中存在多种非籽晶层晶相结构。实施例3本实施例的一种显示用电子器件高导电联耦合电极的制备方法，通过如下步骤进行：(1)在衬底上以磁控溅射的方法沉积5nm厚度的铜合金薄膜作为粘附阻挡层；铜合金薄膜的材料成分由铜、铬和锆组成，以重量百分比计，Cr占合金总量的比例为0.39％，Zr占合金总量的比例为0.1％；然后在温度100℃的条件下进行退火0.5h。(2)在退火处理后，在铜合金薄膜上以磁控溅射方法沉积5nm厚度的纯铜薄膜。本实施例所制备的高导电联耦合电本文档来自技高网...

【技术保护点】
一种显示用电子器件高导电联耦合电极，其特征在于：所述电极由依次层叠的衬底、粘附阻挡层和导电层构成，所述粘附阻挡层为厚度为5～200nm的铜合金薄膜层，所述导电层为厚度为5～1000nm的纯铜薄膜层。

【技术特征摘要】
1.一种显示用电子器件高导电联耦合电极，其特征在于：所述电极由依次层叠的衬底、粘附阻挡层和导电层构成...

【专利技术属性】
技术研发人员：彭俊彪，卢宽宽，宁洪龙，姚日晖，胡诗犇，魏靖林，邹建华，陶洪，徐苗，王磊，
申请(专利权)人：华南理工大学，
类型：新型
国别省市：广东,44