集成电路器件和制造其的方法技术

如在此提供的一种集成电路器件可以包括器件区域和器件间隔离区域。在器件区域内，鳍式有源区域可以从基板凸出，并且鳍式有源区域的相反的侧壁可以被内隔离层覆盖。外隔离层可以填充器件间隔离区域中的外部深沟槽。内隔离层可以在外部深沟槽的内侧壁处从器件区域远离延伸进器件间隔离区域中。可以有许多鳍式有源区域和在其间的沟槽。外部深沟槽和在所述多个鳍式有源区域之间的沟槽可以具有不同的高度。在此描述的集成电路器件和制造的方法可以由于不必要的鳍式有源区域留在器件区域周围而减小可能出现各种不同的缺陷或故障的可能性。

Integrated circuit device and method for manufacturing the same

An integrated circuit device provided herein includes a device region and an isolation region between devices. In the device region, the fin type active region can protrude from the substrate, and the opposite side wall of the fin type active region can be covered by an inner isolation layer. The outer isolation layer can fill the external deep groove in the isolation area between devices. The inner isolation layer can be extended away from the device region into the inter device isolation region at the inner wall of the outer deep trench. There are many fin active regions and grooves between them. The trench between the outer deep groove and the multi fin active region can be of different heights. The integrated circuit devices and manufacturing methods described herein can reduce the possibility of various defects or faults due to the unnecessary fin type active region surrounding the device region.

【技术实现步骤摘要】
集成电路器件和制造其的方法
本公开的方面涉及集成电路器件，且更具体地，涉及包括场效应晶体管的集成电路器件。
技术介绍
随着电子行业已经被发展，半导体器件已经被快速地小型化。对半导体器件的高运行速率的需求已经增长，并且具有高精度的半导体器件的操作也已经是令人满意的。
技术实现思路
根据本公开的方面的示例实施方式，一种集成电路器件可以包括在器件间隔离区域的第一部分与第二部分之间的器件区域中的至少一个鳍式有源区域，该鳍式有源区域可以从器件区域中的基板凸出并且可以在第一方向上延伸。多个位于器件区域中的内隔离层可以被提供，所述多个内隔离层可以覆盖至少一个鳍式有源区域的侧壁并且可以在第一方向上延伸，以及外隔离层可以提供在器件间隔离区域中的外部深沟槽中。所述多个内隔离层中的至少一个可以从器件区域远离并朝外部深沟槽延伸。根据本公开的方面的另一示例实施方式，一种集成电路器件可以包括：在基板的器件区域中并且在第一方向上延伸的鳍式有源区域，在器件区域中在具有第一深度的沟槽中和在鳍式有源区域的侧壁上的内隔离层，以及在器件区域周围在具有比第一深度更深的第二深度的外部深沟槽中并且接触内隔离层的外隔离层。内隔离层可以在外部深沟槽的内侧壁处从器件区域远离延伸。外隔离层可以具有接触内隔离层的倾斜侧壁，并且倾斜侧壁可以是倾斜的使得鳍式有源区域与外隔离层的倾斜侧壁之间的距离随着倾斜侧壁越靠近基板而越短。根据本公开的方面的另一示例实施方式，一种制造集成电路器件的方法可以包括：蚀刻包括器件区域和器件间隔离区域的基板的一部分以形成在第一方向上延伸的多个第一鳍式有源区域和多个第二鳍式有源区域，多个第一鳍式有源区域在器件区域中以及多个第二鳍式有源区域在器件间隔离区域中；在多个第一鳍式有源区域和多个第二鳍式有源区域的侧壁上形成多个内隔离层；蚀刻器件间隔离区域中的多个内隔离层和多个第二鳍式有源区域以在器件间隔离区域中形成外沟槽使得多个第二鳍式有源区域中的一个鳍式有源区域的至少一个鳍式部分在蚀刻之后留在器件间隔离区域中；将蚀刻之后留在器件间隔离区域中的至少一个鳍式部分转变成至少一个鳍式绝缘部分；在外沟槽中形成外间隙填充绝缘层；以及去除器件区域中的多个内隔离层的一部分以在器件区域中暴露多个第一鳍式有源区域的上部部分。根据本公开的方面的另一示例实施方式，提供一种集成电路器件。集成电路器件可以包括在基板上的器件区域，其中器件区域在隔离区域的第一部分与第二部分之间。集成电路器件可以在器件区域中包括多个鳍式有源区域，并且每一个鳍式有源区域可以包括侧壁，每个侧壁可以在其上具有来自多个内隔离层中的相应的内隔离层。集成电路器件可以包括在隔离区域中的外沟槽中的外隔离层。多个鳍式有源区域可以包括最外面的鳍式有源区域，该最外面的鳍式有源区域可以对应于内隔离层中的最外面的一个内隔离层。内隔离层中的最外面的一个内隔离层可以从器件区域远离延伸进隔离区域中。附图说明图1A是示出根据一示例实施方式的集成电路器件的基本构造的布局图。图1B是沿图1A的线B-B'截取的剖面图。图2是示出根据一示例实施方式的集成电路器件的剖面图。图3是示出根据一示例实施方式的集成电路器件的剖面图。图4是示出根据一示例实施方式的集成电路器件的剖面图。图5是示出根据一示例实施方式的集成电路器件的剖面图。图6是示出根据一示例实施方式的集成电路器件的剖面图。图7是示出根据一示例实施方式的集成电路器件的剖面图。图8是示出根据一示例实施方式的集成电路器件的剖面图。图9是示出根据一示例实施方式的集成电路器件的剖面图。图10是示出根据一示例实施方式的集成电路器件的剖面图。图11是示出根据一示例实施方式的集成电路器件的布局图。图12是示出包括根据一示例实施方式的集成电路器件的电子设备的框图。图13A至13J是示出根据一示例实施方式的制造集成电路器件的方法的多个阶段的剖面图。图14A至14D是示出根据一示例实施方式的制造集成电路器件的方法的多个阶段的剖面图。图15A至15D是示出根据一示例实施方式的制造集成电路器件的方法的多个阶段的剖面图。图16A至16C是示出根据一示例实施方式的制造集成电路器件的方法的多个阶段的剖面图。图17是示出根据一示例实施方式的制造集成电路器件的方法的剖面图。图18是示出根据示例实施方式的电子系统的框图。具体实施方式现在将参照在其中示出一些示例实施方式的附图更充分地描述各种不同的示例实施方式。然而，图中示出的本公开的方面可以以许多可替代的形式具体化，并不应被解释为只限于在此陈述的示例实施方式。图1A是示出根据本公开的方面的集成电路器件的布局图。图1B是沿图1A的线B-B'截取的剖面图。参照图1A和1B，包括鳍式场效应晶体管(FinFET)的集成电路器件100的构造被描述。参照图1A和1B，集成电路器件100可以包括含器件区域DA和围绕器件区域DA的器件间隔离区域IA的基板110。基板110可以具有在水平面(具有例如X方向和Y方向)中延伸的主表面。基板110可以包括诸如硅(Si)或锗(Ge)的半导体，和/或诸如硅-锗(SiGe)、硅碳化物(SiC)、镓砷化物(GaAs)、铟砷化物(InAs)或铟磷化物(InP)的半导体化合物。基板110可以包括导电区域，例如掺杂有杂质的阱或掺杂有杂质的结构。以下参照图13A进一步详细描述基板110。基板110的器件区域DA可以包括其中形成多个NMOS晶体管的NMOS区域或其中形成多个PMOS晶体管的PMOS区域。在器件区域DA中，多个鳍式有源区域FA可以在与水平面正交的垂直方向(例如Z方向)上相对于基板110的主表面凸出。所述多个鳍式有源区域FA可以沿Y方向彼此平行地延伸。在器件区域DA中，多个内隔离层128可以在Y方向上延伸以覆盖所述多个鳍式有源区域FA的相反的侧壁。所述多个鳍式有源区域FA的相反侧壁的下部分可以被所述多个内隔离层128覆盖。所述多个内隔离层128可以每一个包括在形成在每一个鳍式有源区域FA周围的内沟槽T1中的覆盖每一个鳍式有源区域FA的侧壁的绝缘衬垫122和形成在绝缘衬垫122上以填充内沟槽T1的内间隙填充绝缘层126。绝缘衬垫122可以包括能够将应力施加于多个鳍式有源区域FA的每一个中的沟道区域CH的材料。在其中NMOS晶体管形成在器件区域DA中的情况下，绝缘衬垫122可以包括能够将张应力施加于沟道区域CH的材料。在其中PMOS晶体管形成在器件区域DA中的情况下，绝缘衬垫122可以包括能够将压应力施加于沟道区域CH的材料。在一些实施方式中，绝缘衬垫122可以包括由硅氮化物(SiN)、硅氮氧化物(SiON)、硅硼氮化物(SiBN)、硅碳化物(SiC)、氢化硅碳化物(SiC:H)、硅碳氮化物(SiCN)、氢化硅碳氮化物(SiCN:H)、硅氧碳氮化物(SiOCN)、氢化硅氧碳氮化物(SiOCN:H)、硅氧碳化物(SiOC)和二氧化硅(SiO2)中的至少一种形成的单层或多层，但本公开不限于此。在一些实施方式中，绝缘衬垫122可以被省略。内间隙填充绝缘层126可以由氟化物硅酸盐玻璃(FSG)、无掺杂的硅酸盐玻璃(USG)、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、可流动氧化物(FOX)、等离子体增强的正硅酸乙酯(PE-TEOS)、东燃硅氮烷本文档来自技高网...

【技术保护点】
一种集成电路器件，包括：在器件间隔离区域的第一部分与第二部分之间的器件区域中的至少一个鳍式有源区域，所述至少一个鳍式有源区域从所述器件区域中的基板凸出并且在第一方向上延伸；在所述器件区域中的多个内隔离层，所述多个内隔离层在所述至少一个鳍式有源区域的侧壁上并且在所述第一方向上延伸；以及在所述器件间隔离区域中的外部深沟槽中的外隔离层，其中所述多个内隔离层中的至少一个从所述器件区域远离并朝所述外部深沟槽延伸。

【技术特征摘要】
2016.04.29 KR 10-2016-00535221.一种集成电路器件，包括：在器件间隔离区域的第一部分与第二部分之间的器件区域中的至少一个鳍式有源区域，所述至少一个鳍式有源区域从所述器件区域中的基板凸出并且在第一方向上延伸；在所述器件区域中的多个内隔离层，所述多个内隔离层在所述至少一个鳍式有源区域的侧壁上并且在所述第一方向上延伸；以及在所述器件间隔离区域中的外部深沟槽中的外隔离层，其中所述多个内隔离层中的至少一个从所述器件区域远离并朝所述外部深沟槽延伸。2.如权利要求1所述的集成电路器件，其中所述外隔离层具有接触所述多个内隔离层中的最外面的内隔离层的倾斜侧壁，以及其中所述倾斜侧壁是倾斜的使得所述至少一个鳍式有源区域与所述外隔离层的所述倾斜侧壁之间的距离随着所述倾斜侧壁接近所述基板而越短。3.如权利要求1所述的集成电路器件，其中所述外隔离层包括：接触最外面的内隔离层的侧壁并且平行于所述至少一个鳍式有源区域延伸的鳍式绝缘部分；沿所述基板的表面从所述鳍式绝缘部分延伸的下绝缘部分；以及在所述鳍式绝缘部分上且在所述下绝缘部分上以及在所述外部深沟槽中的外间隙填充绝缘层。4.如权利要求3所述的集成电路器件，其中所述鳍式绝缘部分在交叉所述第一方向的第二方向上具有比所述至少一个鳍式有源区域的宽度更小的宽度。5.如权利要求3所述的集成电路器件，其中所述多个内隔离层的每一个包括在所述至少一个鳍式有源区域的所述侧壁的至少一个上的绝缘衬垫，以及其中所述鳍式绝缘部分与所述最外面的内隔离层的所述绝缘衬垫直接接触。6.如权利要求3所述的集成电路器件，其中所述鳍式绝缘部分具有接触所述最外面的内隔离层的所述侧壁的倾斜侧壁，以及其中所述倾斜侧壁是倾斜的使得与所述至少一个鳍式有源区域的间隔距离随着所述鳍式绝缘部分越靠近所述基板而越短。7.如权利要求3所述的集成电路器件，其中所述鳍式绝缘部分在与所述第一方向正交的第二方向上具有越靠近所述基板而越大的宽度。8.如权利要求1所述的集成电路器件，其中所述外隔离层包括其间带有所述器件区域的彼此间隔开的两个鳍式绝缘部分，以及其中所述两个鳍式绝缘部分接触所述多个内隔离层当中位于所述器件区域相反的最外侧的所述内隔离层的相应的侧壁并且平行于所述至少一个鳍式有源区域延伸。9.如权利要求8所述的集成电路器件，其中所述两个鳍式绝缘部分具有相同的高度。10.如权利要求8所述的集成电路器件，其中所述两个鳍式绝缘部分具有不同的高度和不同的宽度。11.如权利要求1所述的集成电路器件，其中所述外隔离层包括位于所述器件区域的仅一侧的鳍式绝缘部分，以及其中所述鳍式绝缘部分接触最外面的内隔离层的侧壁并且平行于所述至少一个鳍式有源区域延伸。12.一种集成电路器件，包括：在基板的器件区域中并且在第一方向上延伸的鳍式有源区域；在所述器件区域中在具有第一深度的沟槽中的内隔离层，所述内隔离层在所述鳍式有源区域的侧壁上；以及在所述器件区域周围在具有比所述第一深度更深的第二深度的外部深沟槽中的外隔离层，所述外隔离层接触所述内隔离层，其中所述内隔离层从所述器件区域远离并朝所述外隔离层延伸，其中所述外隔离层具有接触所述内隔离层的倾斜侧壁，以及其中所述倾斜侧壁是倾斜的使得所述鳍式有源区域与所述外隔离层的所述倾斜侧壁之间的距离随着所述倾斜侧壁越靠近所述基板而越短。13.如权...

【专利技术属性】
技术研发人员：M坎托罗，权兑勇，朴栽永，黄东勋，李汉基，刘素罗，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR