纳米线结构的制作方法技术

本申请提供了一种纳米线结构的制作方法。该制作方法包括：步骤S1，提供一个衬底，并在衬底上形成依次远离衬底的第一半导体材料部与掩膜部；步骤S2，对第一半导体材料部进行表面处理，使得第一半导体材料部的表面部分形成第一表层；步骤S3，刻蚀去除第一表层，去除第一表层的速率与去除衬底的速率之比在大于10；重复步骤S2至步骤S3，直到第一半导体材料部形成纳米线。该制作方法实现了自限制刻蚀，保证了在刻蚀的过程中对衬底造成的损伤较小；之后再进行表面处理，然后在再刻蚀，直到形成预定尺寸的纳米线结构，且形成的纳米线尺寸的重复性和均匀性较好。

Fabrication method of nanowire structure

The present invention provides a method for making nanowire structure. The production method includes the following steps: step S1, and provides a substrate and the first semiconductor material is in turn away from the substrate and the mask is formed on the substrate; step S2, the first semiconductor materials for surface treatment, surface portion of the first semiconductor materials so as to form a first surface; the first surface etching step S3, the removal rate. The removal rate of the first surface of the substrate and the removal ratio of more than 10; repeat step S2 to step S3, until the first semiconductor material forming nanowires. The method realizes self limiting etching, which causes less damage in the process of etching the substrate; after surface treatment, and then etching, until the formation of nanowires of predetermined size, and the formation of the nanowire size repeatability and uniformity is good.

【技术实现步骤摘要】
纳米线结构的制作方法
本申请涉及半导体领域，具体而言，涉及一种纳米线结构的制作方法。
技术介绍
纳米线结构一般作为先进MOS器件的结构(比如沟道)，在半导体制造中，纳米线的制作工艺一般包括：衬底1'上通过外延方式依次生长第一半导体材料部2'与第二半导体材料部3'，形成如图1所示的结构；将第一半导体材料部2'选择性去除一部分，剩下的第一半导体材料部形成纳米线21'，如图2所示。现有技术一般采用湿法刻蚀、等离子干法刻蚀或气态分子反应刻蚀去除第一半导体材料部，以下以衬底是硅层，第一半导体材料部是锗部或者锗硅部，第二半导体材料部是硅层为例来说明这三种方法的具体过程以及存在的问题。湿法刻蚀中，一般采用H2O2溶液、HF溶液和CH3COOH溶液腐蚀Ge或者GeSi，且对Si具有很高的选择比(即硅的去除速率很慢)，但是，湿法刻蚀速率的重复性和一致性不是很好，另外，湿法刻蚀容易导致第二半导体材料部与衬底粘附的问题。具体的反应式包括：Ge+H2O2→GeO+H2O、GeO+H2O2→GeO2+H2O与GeO2+HF→H2GeF6+H2O。等离子干法刻蚀因为等离子带有物理轰击作用的特性，所以会对衬底与第二半导体材料部造成损伤，极限选择比也不如湿法刻蚀对衬底与第二半导体材料部的损伤小。气态分子反应刻蚀一般采用HCl气体在高温下腐蚀Ge，具体的反应式为Ge(s)+2HCl(g)→GeCl2(g)+H2(g)，该过程需要在较高的温度下进行，一般大于600℃，但是该刻蚀方法也会较严重地损伤衬底与第二半导体材料部，具体的反应为Si(s)+2HCl(g)→SiCl2(g)+H2(g)。专利
技术实现思路
本申请的主要目的在于提供一种纳米线结构的制作方法，以解决现有技术中的制作方法不能在保证对其他材料层造成较小的损伤的前提下，很好地控制刻蚀第一半导体材料部的速率的问题。为了实现上述目的，根据本申请的一个方面，提供了一种纳米线结构的制作方法，该制作方法包括：步骤S1，提供一个衬底，并在上述衬底上形成依次远离上述衬底的第一半导体材料部与掩膜部；步骤S2，对上述第一半导体材料部进行表面处理，使得上述第一半导体材料部的表面部分形成第一表层；步骤S3，刻蚀去除上述第一表层，去除上述第一表层的速率与去除上述衬底的速率之比在大于10；重复上述步骤S2至上述步骤S3，直到上述第一半导体材料部形成纳米线。进一步地，上述步骤S2中，还对上述衬底进行表面处理，形成衬底表层，在上述步骤S3中，去除上述第一表层的速率与去除上述衬底表层的速率之比在大于10，优选在形成上述纳米线后，上述制作方法还包括去除上述衬底表层的步骤。进一步地，上述步骤S1包括：在上述衬底上设置第一半导体材料部；在上述第一半导体材料层的远离上述衬底的表面上依次设置第二半导体材料部与掩膜部，且在上述步骤S2中，还对上述第二半导体材料部进行表面处理，形成第二表层，在上述步骤S3中，去除上述第一表层的速率与去除上述第二表层的速率之比在大于10，优选在形成上述纳米线后，上述制作方法还包括去除上述第二表层的过程。进一步地，上述第二半导体材料部为硅部。进一步地，上述步骤S1包括：在上述衬底上依次设置第一半导体材料层与掩膜层；至少依次去除部分上述掩膜层与部分上述第一半导体材料层，在至少部分上述衬底上形成间隔设置的岛状结构，各上述岛状结构包括在上述衬底上依次设置的上述第一半导体材料部与上述掩膜部。进一步地，上述衬底为硅衬底，上述第一半导体材料部为锗部或锗硅部，采用氧化法实施上述步骤S2中的表面处理，采用干法刻蚀或湿法刻蚀实施上述步骤S3的刻蚀。进一步地，上述氧化法为等离子体氧化法。进一步地，采用等离子体氧化装置实施上述等离子体氧化法，且通入上述等离子体氧化装置中的氧化气体为氧气。进一步地，上述氧气的流量在5～200sccm之间，优选上述等离子体氧化装置的射频源的工作时间在1～10s之间。进一步地，控制上述等离子体氧化装置中的气体压力在5～100mT之间，优选控制上述等离子体氧化装置的射频功率在100～1000W之间，进一步优选控制上述等离子体氧化装置中的温度在100～150℃之间。进一步地，上述步骤S3中采用干法刻蚀装置实施上述干法刻蚀。进一步地，通入上述干法刻蚀装置中的刻蚀气体包括HCl，上述HCl的流量在10～200sccm之间。进一步地，通入上述干法刻蚀装置中的刻蚀气体包括NH3与SiCl4形成的第一混合气体，优选上述第一混合气体的流量在10～200sccm之间，且上述第一混合气体中，进一步优选上述NH3与上述SiCl4的流量比在1:2～2:1之间。进一步地，控制上述刻蚀装置中的气体压力在5～100mT之间，优选控制上述刻蚀装置的射频功率在0～100W之间，进一步优选控制上述刻蚀装置中的温度在100～150℃之间，更进一步优选控制上述刻蚀装置的射频源的工作时间1～10s之间。进一步地，在实施上述步骤S3时，向上述干法刻蚀装置中通入载气，优选上述载气为水蒸气，进一步优选上述水蒸气的流量在10～200sccm之间。进一步地，上述第一半导体材料部为锗硅部，上述刻蚀气体还包括NH3与NF3形成的第二混合气体，优选上述第二混合气体的流量在10～200sccm之间，上述第二混合气体中，上述NH3与上述NF3的流量比在1:2～2:1之间。进一步地，采用湿法刻蚀法实施上述步骤S3的刻蚀，优选上述湿法刻蚀法中的刻蚀溶液为HCl溶液、NaOH溶液或KOH溶液。应用本申请的技术方案，先对第一半导体材料部进行表面处理，使得其靠近表面的部分材料形成第一表层，然后对第一表层进行刻蚀，由于表面处理形成的第一表层较薄，所以，在后续选择性刻蚀的过程中，只能去除较薄的第一表层，进而有效控制了刻蚀速率，实现了自限制刻蚀，保证了在刻蚀的过程中对衬底造成的损伤较小；之后再进行表面处理，然后在再刻蚀，直到形成预定尺寸的纳米线结构，且可以在同一个衬底上形成多个均匀性较好纳米线结构。附图说明构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1示出了现有技术中的在衬底上设置第一半导体材料部与第二半导体材料部后形成的结构示意图；图2示出了刻蚀图1所示的结构后形成的结构示意图；图3示出了本申请的一种实施例提供的在衬底上设置第一半导体材料部与掩膜部后的结构示意图；图4示出了对图3所示的结构进行表面处理后形成的结构示意图；图5示出了将图4中的第一表层去除后形成的结构示意图；图6示出了对图5所示的结构进行表面处理后形成的结构示意图；图7示出了将图6中的第一表层去除后形成的结构示意图；图8示出了对图7所示的结构进行表面处理后形成的结构示意图；图9示出了将图8中的第一表层去除后形成纳米线结构的结构示意图；图10示出了将图9中的衬底表层去除后的结构示意图；图11示出了本申请的另一种实施例在衬底上依次形成第一半导体材料部、第二半导体材料部与掩膜部后的结构示意图；图12示出了本申请的另一种实施例形成的纳米线结构过程中的某个时刻对应的结构示意图；图13示出了去除图12中的第一表层后形成的结构示意图；图14示出了将图13中的衬底表层以及第二表层去除后的结构示意图；图15示出了本文档来自技高网...

【技术保护点】
一种纳米线结构的制作方法，其特征在于，所述制作方法包括：步骤S1，提供一个衬底，并在所述衬底上形成依次远离所述衬底的第一半导体材料部与掩膜部；步骤S2，对所述第一半导体材料部进行表面处理，使得所述第一半导体材料部的表面部分形成第一表层；步骤S3，刻蚀去除所述第一表层，去除所述第一表层的速率与去除所述衬底的速率之比在大于10；以及重复所述步骤S2至所述步骤S3，直到所述第一半导体材料部形成纳米线。

【技术特征摘要】
1.一种纳米线结构的制作方法，其特征在于，所述制作方法包括：步骤S1，提供一个衬底，并在所述衬底上形成依次远离所述衬底的第一半导体材料部与掩膜部；步骤S2，对所述第一半导体材料部进行表面处理，使得所述第一半导体材料部的表面部分形成第一表层；步骤S3，刻蚀去除所述第一表层，去除所述第一表层的速率与去除所述衬底的速率之比在大于10；以及重复所述步骤S2至所述步骤S3，直到所述第一半导体材料部形成纳米线。2.根据权利要求1所述的制作方法，其特征在于，所述步骤S2中，还对所述衬底进行表面处理，形成衬底表层，在所述步骤S3中，去除所述第一表层的速率与去除所述衬底表层的速率之比在大于10，优选在形成所述纳米线后，所述制作方法还包括去除所述衬底表层的步骤。3.根据权利要求1所述的制作方法，其特征在于，所述步骤S1包括：在所述衬底上设置第一半导体材料部；以及在所述第一半导体材料部的远离所述衬底的表面上依次设置第二半导体材料部与掩膜部，且在所述步骤S2中，还对所述第二半导体材料部进行表面处理，形成第二表层，在所述步骤S3中，去除所述第一表层的速率与去除所述第二表层的速率之比在大于10，优选在形成所述纳米线后，所述制作方法还包括去除所述第二表层的过程。4.根据权利要求3所述的制作方法，其特征在于，所述第二半导体材料部为硅部。5.根据权利要求1所述的制作方法，其特征在于，所述步骤S1包括：在所述衬底上依次设置第一半导体材料层与掩膜层；以及至少依次去除部分所述掩膜层与部分所述第一半导体材料层，在至少部分所述衬底上形成间隔设置的岛状结构，各所述岛状结构包括在所述衬底上依次设置的所述第一半导体材料部与所述掩膜部。6.根据权利要求1或3所述的制作方法，其特征在于，所述衬底为硅衬底，所述第一半导体材料部为锗部或锗硅部，采用氧化法实施所述步骤S2中的表面处理，采用干法刻蚀或湿法刻蚀实施所述步骤S3的刻蚀。7.根据权利要求6所述的制作方法，其特征在于，所述氧化法为等离子体氧化法。8.根据权利要求7所述的制作方法，其特征在于，采用等离子体氧化装置实施所述等离子体氧化法，且通入所述等离子...

【专利技术属性】
技术研发人员：李俊杰，崔虎山，朱慧珑，赵超，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11