一种静电放电保护电路制造技术

本发明专利技术提供了一种静电放电保护电路，属于半导体集成电路技术领域。该电路包括：第一P层P1、第一N层N1、多晶硅层POLY、第二P层P2、第二N层N2，所述第一P层P1、第一N层N1、第二P层P2、第二N层N2依次叠加，所述多晶硅层POLY位于所述第二P层P2内部且与所述第一N层N1的一面的中间部分相接触。该静电放电保护电路在传统的静电放电保护电路的基础上，在第一N层N1与第二P层P2这两层之间插入了多晶硅层POLY，实践证明，多晶硅层的引入大大降低了闩锁效应触发的可能，提高了电路的静电放电性能。

An ESD protection circuit

The invention provides an electrostatic discharge protection circuit, which belongs to the technical field of semiconductor integrated circuit. The circuit includes a first P layer, N layer, N1 P1 the first polysilicon layer, P layer, POLY second P2 second N N2 layer, the first layer of P P1, the first N layer N1, second P, second N N2 layer P2 layer superposed successively, the polysilicon layer is located on the second layer POLY P P2 and the internal side of the middle part and the first N layer N1 contact. The electrostatic discharge protection circuit in the traditional electrostatic discharge protection circuit based on N between the first layer and second layer N1 P P2 the two layer into the polysilicon layer POLY, practice has proved that the introduction of the polysilicon layer greatly reduces the trigger latch up effect, improve the performance of electrostatic discharge circuit.

【技术实现步骤摘要】
一种静电放电保护电路
本专利技术属于半导体集成电路
，具体涉及一种静电放电保护电路。
技术介绍
静电放电是在电子装配过程中电路板与元件损坏的一个熟悉且被低估的根源。它影响着每一个制造商，无论其大小。虽然很多人认为他们是在静电放电安全的环境中生产产品，但事实上静电放电有关的损坏继续给全世界电子制造工业带来每年数十亿美金的代价。一颗静电放电设计良好的芯片，应该在每个输入和输出脚上都有专门的静电放电保护电路。而SCR(可控硅，SiliconControlledRectifier)结构作为一种常用的静电放电保护电路，起着非常重要的作用。常见的SCR(可控硅)结构如图1所示，是由第一P层P1、第一N层N1、第二P层P2、第二N层N2四层三端结构元件，共有三个PN结。其作为传统的静电放电保护电路，具有面积小，放电能力强的优点。但是，由于其同时具有三个PN结，造成比较容易触发闩锁效应，从而导致芯片的烧毁。
技术实现思路
为解决现有可控硅型静电放电电路容易触发闩锁效应的技术问题，本专利技术提供了一种静电放电保护电路。一种静电放电保护电路，该电路包括：第一P层P1、第一N层N1、多晶硅层POLY、第本文档来自技高网...

【技术保护点】
一种静电放电保护电路，其特征在于，包括：第一P层P1、第一N层N1、多晶硅层POLY、第二P层P2、第二N层N2，所述第一P层P1、第一N层N1、第二P层P2、第二N层N2依次叠加，所述多晶硅层POLY位于所述第二P层P2内部且与所述第一N层N1的一面的中间部分相接触。

【技术特征摘要】
1.一种静电放电保护电路，其特征在于，包括：第一P层P1、第一N层N1、多晶硅层POLY、第二P层P2、第二N层N2，所述第一P层P1、...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长沙方星腾电子科技有限公司，
类型：发明
国别省市：湖南,43