一种用于DC‑DC转换器的限流误差放大器电路制造技术

本发明专利技术提供了一种用于DC‑DC转换器的限流误差放大器电路，属于半导体集成电路技术领域。解决了现有DC‑DC电源系统的限流功能过于复杂且影响效率的技术问题。该电路包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管。本发明专利技术将误差放大器的输出端OUT限制在了一个固定的电压范围内，本发明专利技术通过对误差放大器的输出端OUT的电压进行限制达到了对DC‑DC转换器进行限流的效果。

【技术实现步骤摘要】
一种用于DC-DC转换器的限流误差放大器电路
本专利技术属于半导体集成电路
，具体涉及一种用于DC-DC转换器的限流误差放大器。
技术介绍
DC-DC转换器是一种在电源管理领域中得到广泛应用的重要部件，它可以应用于手机、移动电源、网络通信、汽车电子、消费电子等领域。在DC-DC应用中，常常需要对其的带载能力进行限流，以防止其功率管等器件的损坏。传统的误差放大器如图1所示，它由第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4、第五PMOS晶体管P5、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4组成。第一PMOS晶体管P1的源极接电源，栅极和漏极接第二PMOS晶体管P2的栅极以及第一NMOS晶体管N1的漏极；第二PMOS晶体管P2的源极接电源，漏极接跨导放大器的输出端OUT；第三PMOS晶体管P3的源极接电源，栅极接偏置电流输入端BIAS，漏极接第四PMOS晶体管P4和第五PMOS晶体管P5的源极；第四PMOS晶体管P4的栅极接跨导放大器的负输入端INN，漏极接第二NMOS晶体管N2的栅极和漏极以及第一NMOS晶体管N1的栅极；第五PMOS晶体管P5的栅极接跨导放大器的正输入端INP，漏极接第三NMOS晶体管N3的栅极和漏极以及第四NMOS晶体管N4的栅极；第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3和第四NMOS晶体管N4的源极都接地，第四NMOS晶体管N4的漏极接跨导放大器的输出端OUT。使用这种传统的误差放大器的DC-DC，并不具备限流的功能。如果需要限流功能，可能需要对功率管的电流进行采样，然后将采样电流转换成电压，将转换后的电压与基准电压进行比较，从而实现限流功能。这种传统的限流方法，工作过于复杂，而且由于需要对功率管进行采样，往往会影响DC-DC电源系统的效率。
技术实现思路
为解决现有DC-DC电源系统的限流功能过于复杂且影响效率的技术问题，本专利技术提供了一种用于DC-DC转换器的限流误差放大器电路。本专利技术提供的一种用于DC-DC转换器的限流误差放大器电路，包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4、第五PMOS晶体管P5、第六PMOS晶体管P6、第七PMOS晶体管P7、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4和第五NMOS晶体管N5；第一PMOS晶体管P1的源极接电源，栅极和漏极接第二PMOS晶体管P2和第六PMOS晶体管P6的栅极以及第一NMOS晶体管N1的漏极；第二PMOS晶体管P2的源极接电源，漏极接第五NMOS晶体管N5的漏极；第三PMOS晶体管P3的源极接电源，栅极接偏置电流输入端BIAS，漏极接第四PMOS晶体管P4和第五PMOS晶体管P5的源极；第四PMOS晶体管P4的栅极接跨导放大器的负输入端INN，漏极接第二NMOS晶体管N2的栅极和漏极以及第一NMOS晶体管N1的栅极；第五PMOS晶体管P5的栅极接跨导放大器的正输入端INP，漏极接第三NMOS晶体管N3的栅极和漏极以及第四NMOS晶体管N4的栅极；第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3和第四NMOS晶体管N4的源极都接地；第四NMOS晶体管N4的漏极接误差放大器的输出端OUT；第五NMOS晶体管N5的栅极接第六PMOS晶体管P6的漏极和第七PMOS晶体管P7的源极，第五NMOS晶体管N5的源极接误差放大器的输出端OUT；第六PMOS晶体管P6的源极接电源；第七PMOS晶体管P7的栅极接基准电压输入端VREF，漏极接地。本专利技术的限流误差放大器在传统的误差放大器的基础上，引入了第六PMOS晶体管P6、第七PMOS晶体管P7和第五NMOS晶体管N5。它们的引入，将误差放大器的输出端OUT限制在了一个固定的电压范围内，而在DC-DC转换器中，误差放大器的输出端OUT的大小与负载电流的大小成正比。本专利技术通过对误差放大器的输出端OUT的电压进行限制达到了对DC-DC转换器进行限流的效果。附图说明图1是传统的误差放大器的电路结构示意图；图2是本专利技术提供的一种用于DC-DC转换器的限流误差放大器的电路结构示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本专利技术进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概念。为解决现有DC-DC电源系统的限流功能过于复杂且影响效率的技术问题，本专利技术提供了一种用于DC-DC转换器的限流误差放大器电路。本专利技术提供的一种用于DC-DC转换器的限流误差放大器电路，如图2所示，包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4、第五PMOS晶体管P5、第六PMOS晶体管P6、第七PMOS晶体管P7、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4和第五NMOS晶体管N5；第一PMOS晶体管P1的源极接电源，栅极和漏极接第二PMOS晶体管P2和第六PMOS晶体管P6的栅极以及第一NMOS晶体管N1的漏极；第二PMOS晶体管P2的源极接电源，漏极接第五NMOS晶体管N5的漏极；第三PMOS晶体管P3的源极接电源，栅极接偏置电流输入端BIAS，漏极接第四PMOS晶体管P4和第五PMOS晶体管P5的源极；第四PMOS晶体管P4的栅极接跨导放大器的负输入端INN，漏极接第二NMOS晶体管N2的栅极和漏极以及第一NMOS晶体管N1的栅极；第五PMOS晶体管P5的栅极接跨导放大器的正输入端INP，漏极接第三NMOS晶体管N3的栅极和漏极以及第四NMOS晶体管N4的栅极；第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3和第四NMOS晶体管N4的源极都接地；第四NMOS晶体管N4的漏极接误差放大器的输出端OUT；第五NMOS晶体管N5的栅极接第六PMOS晶体管P6的漏极和第七PMOS晶体管P7的源极，第五NMOS晶体管N5的源极接误差放大器的输出端OUT；第六PMOS晶体管P6的源极接电源；第七PMOS晶体管P7的栅极接基准电压输入端VREF，漏极接地。本专利技术的限流误差放大器在传统的误差放大器的基础上，引入了第六PMOS晶体管P6、第七PMOS晶体管P7和第五NMOS晶体管N5。它们的引入，将误差放大器的输出端OUT限制在了一个固定的电压范围内，而在DC-DC转换器中，误差放大器的输出端OUT的大小与负载电流的大小成正比。本专利技术通过对误差放大器的输出端OUT的电压进行限制达到了对DC-DC转换器进行限流的效果。应当理解的是，本专利技术的上述具体实施方式仅仅用于示例性说明或解释本专利技术的原理，而不构成对本专利技术的限制。因此，在不偏离本专利技术的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。此外，本专利技术所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界本文档来自技高网...

【技术保护点】
一种用于DC‑DC转换器的限流误差放大器电路，其特征在于，包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4、第五PMOS晶体管P5、第六PMOS晶体管P6、第七PMOS晶体管P7、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4和第五NMOS晶体管N5；第一PMOS晶体管P1的源极接电源，栅极和漏极接第二PMOS晶体管P2和第六PMOS晶体管P6的栅极以及第一NMOS晶体管N1的漏极；第二PMOS晶体管P2的源极接电源，漏极接第五NMOS晶体管N5的漏极；第三PMOS晶体管P3的源极接电源，栅极接偏置电流输入端BIAS，漏极接第四PMOS晶体管P4和第五PMOS晶体管P5的源极；第四PMOS晶体管P4的栅极接跨导放大器的负输入端INN，漏极接第二NMOS晶体管N2的栅极和漏极以及第一NMOS晶体管N1的栅极；第五PMOS晶体管P5的栅极接跨导放大器的正输入端INP，漏极接第三NMOS晶体管N3的栅极和漏极以及第四NMOS晶体管N4的栅极；第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3和第四NMOS晶体管N4的源极都接地；第四NMOS晶体管N4的漏极接误差放大器的输出端OUT；第五NMOS晶体管N5的栅极接第六PMOS晶体管P6的漏极和第七PMOS晶体管P7的源极，第五NMOS晶体管N5的源极接误差放大器的输出端OUT；第六PMOS晶体管P6的源极接电源；第七PMOS晶体管P7的栅极接基准电压输入端VREF，漏极接地。...

【技术特征摘要】
1.一种用于DC-DC转换器的限流误差放大器电路，其特征在于，包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4、第五PMOS晶体管P5、第六PMOS晶体管P6、第七PMOS晶体管P7、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4和第五NMOS晶体管N5；第一PMOS晶体管P1的源极接电源，栅极和漏极接第二PMOS晶体管P2和第六PMOS晶体管P6的栅极以及第一NMOS晶体管N1的漏极；第二PMOS晶体管P2的源极接电源，漏极接第五NMOS晶体管N5的漏极；第三PMOS晶体管P3的源极接电源，栅极接偏置电流输入端BIAS，漏极接第四PMOS晶体管P4和第五PMOS晶体管P5...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长沙方星腾电子科技有限公司，
类型：发明
国别省市：湖南,43