一种带锁存功能的比较器制造技术

本发明专利技术提供了一种带锁存功能的比较器，属于半导体集成电路技术领域。包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4和第五NMOS晶体管N5；该带锁存功能的比较器和传统的比较器电路相比，在不增加器件的基础上，引入了由第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2构成的锁存回路。与现有的比较器电路相比，本发明专利技术的比较器输出稳定，不容易受电源电压、环境温度等外部干扰，大大提升了比较器的稳定性。此外，本发明专利技术具有增益大，功耗低的优点，适用于要求低功耗的场合。

A comparator with latch function

The invention provides a comparator with a latch function, which belongs to the field of semiconductor integrated circuit technology. Includes a first PMOS transistor P1, second PMOS P2, the first NMOS transistor transistor N1, second N2, third NMOS NMOS transistor transistor N3, fourth N4 and fifth NMOS NMOS transistor transistor N5; compared with the comparator with latch comparator circuit and the traditional, based on no additional devices, first introduced by PMOS P1 transistor and second PMOS transistors, P2 first NMOS transistor N1, a second NMOS transistor composed of N2 latch circuit. Compared with the existing comparator circuit, the comparator of the invention has stable output, and is not easily disturbed by external disturbances such as supply voltage and ambient temperature, thereby greatly improving the comparator stability. In addition, the invention has the advantages of large gain and low power consumption, and is suitable for the situation requiring low power consumption.

【技术实现步骤摘要】
一种带锁存功能的比较器
本专利技术属于半导体集成电路
，具体涉及一种带锁存功能的比较器。
技术介绍
比较器是将两个模拟电压信号相比较的电路。比较器的两路输入为模拟信号，输出则为二进制信号0或1，当输入电压的差值增大或减小且正负符号不变时，其输出保持恒定。传统的比较器电路如图1所示，包括第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3；第一NMOS晶体管N1的栅极接负输入端UIN，源极接第二NMOS晶体管N2的源极和第三NMOS晶体管N3的漏极，漏极接第一PMOS晶体管P1的栅极和漏极；第二NMOS晶体管N2的栅极接正输入端UIP，漏极接第二PMOS晶体管P2的漏极和第三PMOS晶体管P3的栅极；第一PMOS晶体管P1的源极接电源；栅极接第二PMOS晶体管P2的栅极；第二PMOS晶体管P2的源极接电源；第三NMOS晶体管N3的栅极接偏置电流输入端BIAS，源极接地；第三PMOS晶体管P3的源极接电源，漏极接输出端UOUT；第四NMOS晶体管N4的栅极接偏置电流输入端BIAS，源极接地，漏极接输出端UOUT。传统的比较器电路由于没有对输入输出结果进行锁存，所以在外界环境(如电源电压、环境温度等)变化的情况下，即使输入完全没有变化，也可能会造成输出的误翻转。
技术实现思路
为解决现有比较器电路容易误翻转的技术问题，本专利技术对传统的比较器电路进行了改进，提供了一种带锁存功能的比较器电路。本专利技术提供的一种带锁存功能的比较器电路包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4和第五NMOS晶体管N5；第一PMOS晶体管P1的源极接电源，栅极接第二输出端VOUT2，漏极接第一输出端VOUT1；第二PMOS晶体管P2的源极接电源，栅极接第一输出端VOUT1，漏极接第二输出端VOUT2；第一NMOS晶体管N1的栅极接第二输出端VOUT2，漏极接第一输出端VOUT1，源极接第三NMOS晶体管N3的漏极；第二NMOS晶体管N2的栅极接第一输出端VOUT1，漏极接第二输出端VOUT2，源极接第四NMOS晶体管N4的漏极；第三NMOS晶体管N3的栅极接第一输入端VIN1，源极接第四NMOS晶体管N4的源极和第五NMOS晶体管N5的漏极；第四NMOS晶体管N4的栅极接第二输入端VIN2；第五NMOS晶体管N5的栅极接偏置电流输入端BIAS，源极接地。本专利技术的带锁存功能的比较器和传统的比较器电路相比，在不增加器件的基础上，引入了由第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2构成的锁存回路。与现有的比较器电路相比，本专利技术的比较器输出稳定，不容易受电源电压、环境温度等外部干扰，大大提升了比较器的稳定性。此外，本专利技术具有增益大，功耗低的优点，适用于要求低功耗的场合。附图说明图1是传统的比较器的电路结构示意图；图2是本专利技术的带锁存功能的比较器的电路结构示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本专利技术进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概念。为解决传统比较器电路容易误翻转的技术问题，本专利技术对传统的比较器电路进行了改进，提供了一种带锁存功能的比较器电路。如图1所示，本专利技术提供的一种带锁存功能的比较器电路，包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4和第五NMOS晶体管N5；第一PMOS晶体管P1的源极接电源，栅极接第二输出端VOUT2，漏极接第一输出端VOUT1；第二PMOS晶体管P2的源极接电源，栅极接第一输出端VOUT1，漏极接第二输出端VOUT2；第一NMOS晶体管N1的栅极接第二输出端VOUT2，漏极接第一输出端VOUT1，源极接第三NMOS晶体管N3的漏极；第二NMOS晶体管N2的栅极接第一输出端VOUT1，漏极接第二输出端VOUT2，源极接第四NMOS晶体管N4的漏极；第三NMOS晶体管N3的栅极接第一输入端VIN1，源极接第四NMOS晶体管N4的源极和第五NMOS晶体管N5的漏极；第四NMOS晶体管N4的栅极接第二输入端VIN2；第五NMOS晶体管N5的栅极接偏置电流输入端BIAS，源极接地。本专利技术的带锁存功能的比较器和传统的比较器电路相比，在不增加器件的基础上，引入了由第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2构成的锁存回路。与现有的比较器电路相比，本专利技术的比较器输出稳定，不容易受电源电压、环境温度等外部干扰，大大提升了比较器的稳定性。此外，本专利技术具有增益大，功耗低的优点，适用于要求低功耗的场合。应当理解的是，本专利技术的上述具体实施方式仅仅用于示例性说明或解释本专利技术的原理，而不构成对本专利技术的限制。因此，在不偏离本专利技术的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。此外，本专利技术所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。本文档来自技高网...

【技术保护点】
一种带锁存功能的比较器，其特征在于，包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4和第五NMOS晶体管N5；第一PMOS晶体管P1的源极接电源，栅极接第二输出端VOUT2，漏极接第一输出端VOUT1；第二PMOS晶体管P2的源极接电源，栅极接第一输出端VOUT1，漏极接第二输出端VOUT2；第一NMOS晶体管N1的栅极接第二输出端VOUT2，漏极接第一输出端VOUT1，源极接第三NMOS晶体管N3的漏极；第二NMOS晶体管N2的栅极接第一输出端VOUT1，漏极接第二输出端VOUT2，源极接第四NMOS晶体管N4的漏极；第三NMOS晶体管N3的栅极接第一输入端VIN1，源极接第四NMOS晶体管N4的源极和第五NMOS晶体管N5的漏极；第四NMOS晶体管N4的栅极接第二输入端VIN2；第五NMOS晶体管N5的栅极接偏置电流输入端BIAS，源极接地。

【技术特征摘要】
1.一种带锁存功能的比较器，其特征在于，包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4和第五NMOS晶体管N5；第一PMOS晶体管P1的源极接电源，栅极接第二输出端VOUT2，漏极接第一输出端VOUT1；第二PMOS晶体管P2的源极接电源，栅极接第一输出端VOUT1，漏极接第二输出端VOUT2；第一NMOS晶体管N1的栅极接第...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长沙方星腾电子科技有限公司，
类型：发明
国别省市：湖南,43