一种快速响应动态锁存比较器制造技术

本发明专利技术公开一种快速响应动态锁存比较器，包括尾开关单元、预放大输入单元、预放大复位单元、锁存输入单元、交叉耦合锁存结构单元、隔离开关单元、锁存复位单元和正反馈单元。隔离开关单元在复位阶段截止，并在锁存输入NMOS对管的作用下使交叉耦合锁存结构中的PMOS管栅电位为地GND，在锁存复位PMOS对管的作用下使交叉耦合锁存结构中的NMOS管栅电位为VDD，使得交叉耦合锁存结构在进入比较阶段时迅速建立正反馈，进而提高比较器速度。本发明专利技术能够在不增加功耗的前提下，改善了传统双尾动态锁存比较器随差分输入电压减小延时急剧增加的不足，降低了比较器延时对差分输入电压的灵敏度，提高了比较器性能。

Fast response dynamic latch comparator

The invention discloses a fast response dynamic latch comparator including tail switch unit, the preamplifier input unit, the preamplifier latch reset unit, input unit, cross coupled latch structure unit, isolation switch unit, a latch reset unit and positive feedback unit. The isolation switch unit cutoff in the reset stage, and the latch input NMOS on the pipe under the action of the cross coupled latch structure of PMOS tube for grid potential GND, in the latch reset PMOS on the tube under the action of the cross coupled latch structure of NMOS transistor gate potential is VDD, which make the cross coupling latch structure in the comparison stage quickly set up a positive feedback, and improve the speed of the comparator. The invention can without increasing power consumption, improved the traditional double tail dynamic latch comparator with differential input voltage decreases less delay increase rapidly, reduce the delay of the comparator input voltage difference sensitivity, improve the performance of the comparator.

【技术实现步骤摘要】

本专利技术涉及集成电路设计
，具体涉及一种快速响应动态锁存比较器。
技术介绍
随着数字处理技术与半导体技术的快速发展，大量的模拟信号都需转换为数字信号来处理，模拟-数字转换器(ADC)作为连接模拟信号和数字信号的桥梁，扮演着愈发重要的角色，信息传播的高速发展同样对模数转换器提出了更高的要求。比较器作为ADC的核心模块，其精度、延时、功耗、失调等指标对整个ADC的性能有至关重要的影响，甚至影响整个系统的性能。传统的预放大单级动态锁存比较器，虽然与静态比较器相比之下速度较高，但由于产生动态功耗而功耗较大；且一般从电源到地有多个MOS管堆叠，从而对电源电压要求较高。传统的双尾动态锁存比较器，没有静态功耗的浪费，但其延时随着差分电压的降低而急剧增加，这极大地限制了比较器可以工作的最高频率，降低了比较器的速度；且多相时钟的使用增加了电路的复杂程度。随着半导体技术的发展，传统动态锁存比较器在较小差分电压下的延时性能已经不能满足需求。
技术实现思路
本专利技术所要解决的是传统动态锁存比较器在较小差分电压下的延时性能无法满足需求的问题，提供一种快速响应动态锁存比较器。为解决上述问题，本专利技术是通过以下技术方案实现的：一种快速响应动态锁存比较器，包括比较器本体。该比较器本体包括尾开关单元、预放大输入单元、预放大复位单元、锁存输入单元、交叉耦合锁存结构单元、锁存复位单元和正反馈单元。其不同之处是，所述比较器本体还进一步包括隔离开关单元，该隔离开关单元设置在交叉耦合锁存结构单元上。上述隔离开关单元，在复位阶段，截止并断开正反馈。在比较阶段，在锁存输入NMOS对管的作用下使交叉耦合锁存结构中的PMOS管栅电位为地GND，同时在锁存复位PMOS对管的作用下使交叉耦合锁存结构中的NMOS管栅电位为VDD，使得交叉耦合锁存结构在进入比较阶段时迅速建立正反馈，进而提高比较器本体的速度。上述方案中，尾开关单元输入时钟信号clk，并连接预放大输入单元。尾开关单元用于在比较阶段为预放大输入单元提供放电通道，从而产生电流。预放大输入单元形成比较器本体的输入端，输入正输入信号ip和反输入信号in，并连接预放大复位单元、尾开关单元和锁存输入单元。预放大输入单元用于将输入的电压信号放大后输出到锁存级。预放大复位单元输入时钟信号clk，并连接预放大输入单元和锁存输入单元。预放大复位单元用于在复位阶段使预放大复位单元的输出fp、fn拉高到电源VDD。锁存输入单元输入端连接预放大输入单元的输出端，并连接交叉耦合锁存结构单元和正反馈单元。锁存输入单元用于将输入的电压信号转换为电流信号，并在复位阶段将交叉耦合锁存结构单元的输入拉低到地GND。交叉耦合锁存结构单元连接锁存输入单元、隔离开关单元和锁存复位单元，并形成比较器本体的输出端，输出正输出信号outp和反输出信号outn。交叉耦合锁存结构单元用于在比较阶段加快放电速度，而在锁存阶段锁存数据。隔离开关单元输入时钟信号clk，并连接交叉耦合锁存结构单元、锁存复位单元、锁存输入单元和正反馈单元。隔离开关单元用于在复位阶段断开正反馈，而在比较阶段使正反馈建立。锁存复位单元输入时钟信号clk，并连接交叉耦合锁存结构单元和隔离开关单元。锁存复位单元用于在复位阶段将比较器本体的输出拉到电源VDD。正反馈单元连接锁存输入单元和交叉耦合锁存结构单元。正反馈单元用于在比较阶段导通，并使得交叉耦合锁存结构单元在比较阶段增加一条放电支路。上述方案中，所述尾开关单元包括MOS管M1。MOS管M1的源极与地GND连接。MOS管M1的栅极与时钟信号clk连接。MOS管M1的漏极与预放大输入单元的MOS管M2、M3的漏极相连。上述方案中，所述预放大输入单元包括MOS管M2～M3。MOS管M2和MOS管M3的源极与尾开关单元的MOS管M1的漏极连接。MOS管M2的栅极形成比较器本体的正输入端，接正输入信号ip。MOS管M3的栅极形成比较器本体的反输入端，接反输入信号in。MOS管M2的漏极与MOS管M4的漏极相连后，形成预放大输入单元的反输出端fn。MOS管M3的漏极与MOS管M5的漏极相连后，形成预放大输入单元的正输出端fp。上述方案中，所述预放大复位单元包括MOS管M4～M5。MOS管M4和MOS管M5的源极与电源VDD连接。MOS管M4和MOS管M5的栅极接时钟信号clk。MOS管M4的漏极与预放大输入单元的反输出端fn相连。MOS管M5的漏极与预放大输入单元的正输出端fp相连。上述方案中，所述锁存输入单元包括正锁存输入单元和反锁存输入单元。上述正锁存输入单元包括MOS管M6。MOS管M6的源极与地GND相连。MOS管M6的栅极与预放大输入单元的反输出端fn相连。MOS管M6的漏极与交叉耦合锁存结构单元的MOS管M8的漏极相连后，形成交叉耦合锁存结构单元的正输入端v1。上述反锁存输入单元包括MOS管M7。MOS管M7的源极与地GND相连。MOS管M7的栅极与预放大输入单元的正输出端fp相连。MOS管M7的漏极与交叉耦合锁存结构单元的MOS管M9的漏极相连后，形成交叉耦合锁存结构单元的反输入端v2。上述方案中，所述交叉耦合锁存结构单元包括MOS管M8～M11。MOS管M8和MOS管M9的源极与地GND相连。MOS管M10和MOS管M11的源极与电源VDD相连。MOS管M8的栅极和MOS管M11的漏极相连后，形成比较器本体反输出端outn。MOS管M9的栅极和MOS管M10的漏极相连后，形成比较器本体正输出端outp。MOS管M10的栅极和MOS管M9的漏极与交叉耦合锁存结构单元的反输入端v2相连。MOS管M11的栅极和MOS管M8的漏极与交叉耦合锁存结构单元正输入端v1相连。上述方案中，所述隔离开关单元包括正隔离开关单元和反隔离开关单元。上述正隔离开关单元包括MOS管M12。MOS管M12的源极与交叉耦合锁存结构单元的正输入端v1相连。MOS管M12的栅极与时钟信号clk连接。MOS管M12的漏极与比较器本体的正输出端outp相连。上述反隔离开关单元包括MOS管M13。MOS管M13的源极与交叉耦合锁存结构单元的反输入端v2相连。MOS管M13的栅极与时钟信号clk连接。MOS管M13的漏极与比较器本体的反输出端outn相连。上述方案中，所述锁存复位单元包括正锁存复位单元和反锁存复位单元。上述正锁存复位单元包括MOS管M14。MOS管M14的源极与电源VDD连接。MOS管M14的栅极与时钟信号clk连接。MOS管M14的漏极与比较器本体的正输出端outp相连。上述反锁存复位单元包括MOS管M15。MOS管M15的源极与电源VDD连接。MOS管M15的栅极与时钟信号clk连接。MOS管M15的漏极与比较器本体的反输出端outn相连。上述方案中，所述正反馈单元包括正正反馈单元和反正反馈单元。正正反馈单元包括MOS管M16。MOS管M16的源极与地GND相连。MOS管M16的栅极与比较器本体反输出端outn连接。MOS管M16的漏极与交叉耦合锁存结构单元的正输入端v1相连。反正反馈单元包括MOS管M17。MOS管M17的源极与地GND相连。MOS管M17的栅极与比较器本体正输出端outp连接。MOS管M17的漏极与交叉耦合锁存结构本文档来自技高网...

【技术保护点】
一种快速响应动态锁存比较器，包括比较器本体；该比较器本体包括尾开关单元、预放大输入单元、预放大复位单元、锁存输入单元、交叉耦合锁存结构单元、锁存复位单元和正反馈单元；其特征在于：所述比较器本体还进一步包括隔离开关单元，该隔离开关单元设置在交叉耦合锁存结构单元上；上述隔离开关单元，在复位阶段，截止并断开正反馈；在比较阶段，在锁存输入NMOS对管的作用下使交叉耦合锁存结构中的PMOS管栅电位为地GND，同时在锁存复位PMOS对管的作用下使交叉耦合锁存结构中的NMOS管栅电位为VDD，使得交叉耦合锁存结构在进入比较阶段时迅速建立正反馈，进而提高比较器本体的速度。

【技术特征摘要】
1.一种快速响应动态锁存比较器，包括比较器本体；该比较器本体包括尾开关单元、预放大输入单元、预放大复位单元、锁存输入单元、交叉耦合锁存结构单元、锁存复位单元和正反馈单元；其特征在于：所述比较器本体还进一步包括隔离开关单元，该隔离开关单元设置在交叉耦合锁存结构单元上；上述隔离开关单元，在复位阶段，截止并断开正反馈；在比较阶段，在锁存输入NMOS对管的作用下使交叉耦合锁存结构中的PMOS管栅电位为地GND，同时在锁存复位PMOS对管的作用下使交叉耦合锁存结构中的NMOS管栅电位为VDD，使得交叉耦合锁存结构在进入比较阶段时迅速建立正反馈，进而提高比较器本体的速度。2.根据权利要求1所述的一种快速响应动态锁存比较器，其特征在于：尾开关单元输入时钟信号clk，并连接预放大输入单元；尾开关单元用于在比较阶段为预放大输入单元提供放电通道，从而产生电流；预放大输入单元形成比较器本体的输入端，输入正输入信号ip和反输入信号in，并连接预放大复位单元、尾开关单元和锁存输入单元；预放大输入单元用于将输入的电压信号放大后输出到锁存级；预放大复位单元输入时钟信号clk，并连接预放大输入单元和锁存输入单元；预放大复位单元用于在复位阶段使预放大复位单元的输出fp、fn拉高到电源VDD；锁存输入单元输入端连接预放大输入单元的输出端，并连接交叉耦合锁存结构单元和正反馈单元；锁存输入单元用于将输入的电压信号转换为电流信号，并在复位阶段将交叉耦合锁存结构单元的输入拉低到地GND；交叉耦合锁存结构单元连接锁存输入单元、隔离开关单元和锁存复位单元，并形成比较器本体的输出端，输出正输出信号outp和反输出信号outn；交叉耦合锁存结构单元用于在比较阶段加快放电速度，而在锁存阶段锁存数据；隔离开关单元输入时钟信号clk，并连接交叉耦合锁存结构单元、锁存复位单元、锁存输入单元和正反馈单元；隔离开关单元用于在复位阶段断开正反馈，而在比较阶段使正反馈建立；锁存复位单元输入时钟信号clk，并连接交叉耦合锁存结构单元和隔离开关单元；锁存复位单元用于在复位阶段将比较器本体的输出拉到电源VDD；正反馈单元连接锁存输入单元和交叉耦合锁存结构单元；正反馈单元用于在比较阶段导通，并使得交叉耦合锁存结构单元在比较阶段增加一条放电支路。3.根据权利要求2所述的一种快速响应动态锁存比较器，其特征在于：所述尾开关单元包括MOS管M1；MOS管M1的源极与地GND连接；MOS管M1的栅极与时钟信号clk连接；MOS管M1的漏极与预放大输入单元的MOS管M2、M3的漏极相连。4.根据权利要求2所述的一种快速响应动态锁存比较器，其特征在于：所述预放大输入单元包括MOS管M2～M3；MOS管M2和MOS管M3的源极与尾开关单元的MOS管M1的漏极连接；MOS管M2的栅极形成比较器本体的正输入端，接正输入信号ip；MOS管M3的栅极形成比较器本体的反输入端，接反输入信号in；MOS管M2的漏极与MOS管M4的漏极相连后，形成预放大输入单元的反输出端fn；MOS管M3的漏极与MOS管M5的漏极相连后，形成预放大输入单元的正输出端fp。5.根据权利要求2所述的一种快速响应动态锁存比较器，其特征在于：所述预放大复位单元包括MOS管M4～M5；MOS管M4和MOS管M5的源极与电源...

【专利技术属性】
技术研发人员：段吉海，洪喆颖，徐卫林，韦保林，韦雪明，
申请(专利权)人：桂林电子科技大学，
类型：发明
国别省市：广西;45