封装基板的制作方法技术

本发明专利技术公开了一种封装基板的制作方法，其包含以下步骤：提供一第一附加电路板；形成一第一导电线路与一第一连接单元于该第一附加电路板上；形成一第一介电材料层于该第一附加电路板上，使得该第一介电材料层围绕该第一导电线路与该第一连接单元；黏接一第二附加电路板于该第一介电材料层，并移除该第一附加电路板；设置一第一电路芯片并形成一第二连接单元于该第一导电线路上；形成一第二介电材料层于该第二附加电路板上，使得该第二介电材料层围绕该第一电路芯片与该第二连接单元；形成一第二导电线路于该第二介电材料层上；设置一第二电路芯片于该第二导电线路上；形成一第三介电材料层于该第二附加电路板上；以及移除该第二附加电路板。

Manufacturing method of packaging substrate

The invention discloses a method for producing a packaging substrate, comprising the following steps: providing a first additional circuit board; forming a first conductive line and a first connecting unit to the first additional circuit board; forming a first dielectric layer on the first circuit board, the first layer of dielectric material the connection unit of the first conductive line and the first adhesive; a second additional circuit board in the first layer of dielectric material, and removing the first additional circuit board; a first circuit chip and a second connecting unit at the first pilot line; forming a second dielectric layer on the second additional circuit plate, the second layer of dielectric material on the first circuit chip and the second connecting unit; forming a second conductive line on the second dielectric material layer; a set of second The circuit chip is formed on the second conductive line; a third dielectric material layer is formed on the second additional circuit board; and the second additional circuit board is removed.

【技术实现步骤摘要】
封装基板的制作方法
本专利技术涉及一种封装基板的制作方法，特别是以“面板等级封装制程(Panel-levelprocessing)”或“晶圆等级封装制程(Wafer-levelprocessing)”在一大片的原始基板(originalsubstrate)以及附加电路板(carriersubstrate)上使得相同的制程能够同时制作大量封装基板的方法。
技术介绍
新一代电子产品不仅追求轻薄短小的高密度，更有朝向高功率发展的趋势；因此，集成电路(IntegratedCircuit，简称IC)技术及其后端的芯片封装技术亦随之发展，以符合此新一代电子产品的效能规格。电路芯片埋入封装基板的内埋元件技术，因为具有能够降低封装基板产品受到的噪声干扰及产品尺寸减小的优点，近年来已成为本领域制造商的研发重点。然而，此类内埋元件封装基板仍有制作成本偏高的缺点；因此，有必要发展新的封装基板技术，以降低其制作成本。
技术实现思路
为了达到上述目的，本专利技术提供了一种封装基板的制作方法，包含以下步骤：(A)提供一第一附加电路板；(B)形成一第一导电线路与一第一连接单元于该第一附加电路板上；(C)形成一第一介电材料层于该第一附加电路板上，使得该第一介电材料层围绕该第一导电线路与该第一连接单元，并露出该第一连接单元的一端面；(D)黏接一第二附加电路板于该第一介电材料层，并移除该第一附加电路板；(E)设置一第一电路芯片并形成一第二连接单元于该第一导电线路上；(F)形成一第二介电材料层于该第二附加电路板上，使得该第二介电材料层围绕该第一电路芯片与该第二连接单元，并露出该第二连接单元的一端面；(G)形成一第二导电线路于该第二介电材料层上；(H)设置一第二电路芯片于该第二导电线路上；(I)形成一第三介电材料层于该第二附加电路板上；以及(J)移除该第二附加电路板。在一实施例中，步骤(B)包含以下子步骤：形成该第一导电线路于该第一附加电路板上；以及形成该第一连接单元于该第一导电线路上。在一实施例中，步骤(C)包含以下子步骤：形成该第一介电材料层于该第一附加电路板上，使得该第一介电材料层覆盖该第一导电线路与该第一连接单元；以及部分移除该第一介电材料层，使得该第一连接单元的该端面被露出。在一实施例中，步骤(E)为：先设置该第一电路芯片于该第一导电线路上，再形成该第二连接单元于该第一导电线路上。在一实施例中，步骤(E)为：先形成该第二连接单元于该第一导电线路上，再设置该第一电路芯片于该第一导电线路上。在一实施例中，该第一电路芯片与该第二连接单元上下不重迭。在一实施例中，该第二连接单元为以电镀方式形成的金属柱状物。在一实施例中，步骤(F)包含以下子步骤：形成该第二介电材料层于该第二附加电路板上，使得该第二介电材料层覆盖该第一电路芯片与该第二连接单元；以及部分移除该第二介电材料层，使得该第二连接单元的该端面被露出。在一实施例中，步骤(G)进一步包含以下子步骤：使该第二导电线路连接该第二连接单元的该端面。附图说明图1为根据本专利技术实施例的封装基板的剖面示意图；图2为一片面板上同时安排900个封装基板的平面示意图；图3～图9为分别对应图1实施例的封装基板的各个制程步骤的剖面示意图。附图标记说明：100-封装基板；110-第一附加电路板；111-第二附加电路板；120-第一导电线路；122-第一次导电线路；123-第四介电材料层；124-次连接单元；126-第二次导电线路；130-第一连接单元；131-端面；140-第一介电材料层；150-第一电路芯片；151-外接脚垫；156-第二连接单元；157-端面；160-第二介电材料层；170-第二导电线路；180-第二电路芯片；181-外接脚垫；190-第三介电材料层；200-次面板；300-面板。具体实施方式为使对本专利技术的特征、目的及功能有更进一步的认知与了解，兹配合图式详细说明本专利技术的实施例如后。在所有的说明书及图示中，将采用相同的元件编号以指定相同或类似的元件。在各个实施例的说明中，当一元素被描述是在另一元素的「上方/上」或「下方/下」，指直接地或间接地在该另一元素之上或之下的情况，其可能包含设置于其间的其他元素；所谓「直接地」指其间并未设置其他中介元素。「上方/上」或「下方/下」等的描述以图式为基准进行说明，但亦包含其他可能的方向转变。所谓「第一」、「第二」、及「第三」用以描述不同的元素，这些元素并不因为此类谓辞而受到限制。为了说明上的便利和明确，图式中各元素的厚度或尺寸以夸张或省略或概略的方式表示，且各元素的尺寸并未完全为其实际的尺寸。图1为根据本专利技术实施例的封装基板100的剖面示意图。该封装基板100包含：一第一导电线路120、一第一连接单元130、一第一介电材料层140、一第一电路芯片150、一第二连接单元156、一第二介电材料层160、一第二导电线路170、一第二电路芯片180、以及一第三介电材料层190。该封装基板100的结构属于该
中的“封装上封装(PackageonPackage，简称PoP)”基板，也就是具有多个封装单元且其形成多层堆栈结构的封装基板。如图1所示，该第一导电线路120、该第一电路芯片150及该第二介电材料层160的组合可视为第一封装单元，该第二导电线路170、该第二电路芯片180及该第三介电材料层190的组合可视为第二封装单元，其堆栈于该第一封装单元上；因此，该封装基板100具有“封装上封装(PoP)”的基板结构。该第一导电线路120代表该封装基板100的主要线路布局，其可以是单层或多层的结构。在本实施例中，该第一导电线路120具有多层的线路结构，其包含：形成于一第四介电材料层123内的一第一次导电线路122、一次连接单元124及一第二次导电线路126，如图1所示。该第一次导电线路122代表该第一导电线路120的上层线路布局，该第二次导电线路126代表该第一导电线路120的下层线路布局，并通过该次连接单元124连接该第一次导电线路122与该第二次导电线路126。该第一次导电线路122及该第二次导电线路126可通过金属的电镀(ElectrolyticPlating)或蒸镀(Evaporation)技术来制作，例如铜、铝、或镍，而其线路的图案可通过光微影蚀刻(Photolithography)技术来制作。该次连接单元124可以是金属材质的柱状物，例如铜柱，其穿过该第四介电材料层123以连接该第一次导电线路122(该第一导电线路120的上层线路)与该第二次导电线路126(该第一导电线路120的下层线路)。如上所述，该第一导电线路120、该第一电路芯片150及该第二介电材料层160的组合为第一封装单元，该第二导电线路170、该第二电路芯片180及该第三介电材料层190的组合为第二封装单元。其中，该第一电路芯片150及该第二电路芯片180可以是主动或被动元件，其以集成电路制程技术施加于半导体晶圆(wafer)，并切割成晶粒(die)及接上外接脚垫(例如，导电接脚(pin)、导电垫片(pad)或导电凸块(bump))151及181；该第一电路芯片150的外接脚垫151用以连接该第一导电线路120，该第二电路芯片180的外接脚垫181用以连接该第二导电线路170。在本实施例中，本文档来自技高网...

【技术保护点】
一种封装基板的制作方法，其特征在于，包含以下步骤：(A)提供一第一附加电路板；(B)形成一第一导电线路与一第一连接单元于该第一附加电路板上；(C)形成一第一介电材料层于该第一附加电路板上，使得该第一介电材料层围绕该第一导电线路与该第一连接单元，并露出该第一连接单元的一端面；(D)黏接一第二附加电路板于该第一介电材料层，并移除该第一附加电路板；(E)设置一第一电路芯片并形成一第二连接单元于该第一导电线路上；(F)形成一第二介电材料层于该第二附加电路板上，使得该第二介电材料层围绕该第一电路芯片与该第二连接单元，并露出该第二连接单元的一端面；(G)形成一第二导电线路于该第二介电材料层上；(H)设置一第二电路芯片于该第二导电线路上；(I)形成一第三介电材料层于该第二附加电路板上；以及(J)移除该第二附加电路板。

【技术特征摘要】
2016.04.15 TW 1051118411.一种封装基板的制作方法，其特征在于，包含以下步骤：(A)提供一第一附加电路板；(B)形成一第一导电线路与一第一连接单元于该第一附加电路板上；(C)形成一第一介电材料层于该第一附加电路板上，使得该第一介电材料层围绕该第一导电线路与该第一连接单元，并露出该第一连接单元的一端面；(D)黏接一第二附加电路板于该第一介电材料层，并移除该第一附加电路板；(E)设置一第一电路芯片并形成一第二连接单元于该第一导电线路上；(F)形成一第二介电材料层于该第二附加电路板上，使得该第二介电材料层围绕该第一电路芯片与该第二连接单元，并露出该第二连接单元的一端面；(G)形成一第二导电线路于该第二介电材料层上；(H)设置一第二电路芯片于该第二导电线路上；(I)形成一第三介电材料层于该第二附加电路板上；以及(J)移除该第二附加电路板。2.根据权利要求1所述的制作方法，其特征在于，步骤(B)包含以下子步骤：(B11)形成该第一导电线路于该第一附加电路板上；以及(B12)形成该第一连接单元于该第一导电线路上。3.根据权利要求1所述的制作方法，其特征在于，步骤(C)包含以下子步骤：(C11)形成该第一介电材料层于该第...

【专利技术属性】
技术研发人员：胡竹青，许诗滨，许哲玮，刘晋铭，杨智贵，
申请(专利权)人：恒劲科技股份有限公司，
类型：发明
国别省市：中国台湾,71