半导体存储器装置及其操作方法制造方法及图纸

本公开涉及半导体存储器装置和对半导体存储器装置进行操作的方法。半导体存储器装置包括存储器单元阵列和控制逻辑电路。控制逻辑电路基于命令和地址控制对存储器单元阵列的存取。所述半导体存储器装置以与来自外部的存储器控制器的时钟信号同步的方式执行在存储器单元阵列中写数据的写操作和执行从存储器单元阵列读数据的读操作。所述半导体存储器装置以不同的数据选通模式执行写操作和读操作，在所述不同的数据选通模式中，所述半导体存储器装置根据所述时钟信号的频率使用不同数量的数据选通信号。

Semiconductor memory device and operation method thereof

The present disclosure relates to a semiconductor memory device and a method of operating a semiconductor memory device. The semiconductor memory device includes a memory cell array and a control logic circuit. The control logic circuit accesses the memory cell array based on command and address control. The semiconductor memory device to the memory controller from the external clock signal and the synchronous execution of write write data in the memory cell array and from the memory cell array read operation data. The semiconductor memory device with different data strobe mode performs a write operation and a read operation, the strobe mode in the different data, the semiconductor memory device strobe signal according to the frequency of the clock signal using different amount of data.

【技术实现步骤摘要】
半导体存储器装置及其操作方法相关申请的交叉引用本申请要求于2016年3月29日提交至韩国知识产权局的韩国专利申请No.10-2016-0037322的优先权，该申请的全部公开内容以引用方式合并于此。
本公开涉及存储器装置。更具体地，本公开涉及半导体存储器装置及其操作方法。
技术介绍
通常，诸如双数据率同步动态随机存取存储器(DDRSDRAM)的半导体存储器装置包括数几千万个存储器单元，并且响应于由芯片集请求的命令来存储数据和输出数据。也就是说，如果芯片集请求对半导体存储器装置进行写操作，则半导体存储器装置在对应于从芯片集输入的地址的存储器单元上存储数据。如果芯片集请求从/对半导体存储器装置的读操作，则半导体存储器装置输出存储在对应于从芯片集输入的地址的存储器单元上的数据。同步半导体存储器装置以与时钟信号同步的方式输入/输出数据。数据量会趋于随时间而增加。同步半导体存储器装置的功耗随着数据量的增加而增加。
技术实现思路
一些示例性实施例提供了一种半导体存储器装置，其能够在不增加占用面积的情况下减小电流消耗。一些示例性实施例提供了一种包括所述半导体存储器装置的存储器系统。根据示例性实施例，一本文档来自技高网...

【技术保护点】
一种半导体存储器装置，包括：存储器单元阵列；以及控制逻辑电路，其构造为基于命令和地址控制对存储器单元阵列的存取，其中，所述半导体存储器装置构造为：以与来自外部的存储器控制器的时钟信号同步的方式，执行在存储器单元阵列中写数据的写操作和执行从存储器单元阵列读数据的读操作，并且所述半导体存储器装置构造为：以不同的数据选通模式执行写操作和读操作，在所述不同的数据选通模式中，所述半导体存储器装置根据所述时钟信号的频率使用不同数量的数据选通信号。

【技术特征摘要】
2016.03.29 KR 10-2016-00373221.一种半导体存储器装置，包括：存储器单元阵列；以及控制逻辑电路，其构造为基于命令和地址控制对存储器单元阵列的存取，其中，所述半导体存储器装置构造为：以与来自外部的存储器控制器的时钟信号同步的方式，执行在存储器单元阵列中写数据的写操作和执行从存储器单元阵列读数据的读操作，并且所述半导体存储器装置构造为：以不同的数据选通模式执行写操作和读操作，在所述不同的数据选通模式中，所述半导体存储器装置根据所述时钟信号的频率使用不同数量的数据选通信号。2.根据权利要求1所述的半导体存储器装置，其中，所述半导体存储器装置构造为执行包括以下的操作：当所述时钟信号的频率大于基准频率时，以第一数据选通模式执行写操作和读操作，在所述第一数据选通模式中所述半导体存储器装置使用差分数据选通信号对：以及当所述时钟信号的频率小于或等于基准频率时，以第二数据选通模式执行写操作和读操作，在所述第二数据选通模式中所述半导体存储器装置使用单端数据选通信号。3.根据权利要求2所述的半导体存储器装置，其中，第一数据选通模式中数据选通信号的第一总数量大于第二数据选通模式中数据选通信号的第二总数量。4.根据权利要求2所述的半导体存储器装置，其中，控制逻辑电路构造为基于来自存储器控制器的命令、地址和时钟信号生成内部命令和选通模式信号，其中，所述半导体存储器装置还包括输入/输出电路，其构造为基于差分数据选通信号对和单端数据选通信号中的一种生成内部选通信号，并且构造为基于内部选通信号将数据输出至存储器单元阵列，其中，所述内部命令指示所述半导体存储器装置的操作，并且其中，选通模式信号确定数据选通模式。5.根据权利要求4所述的半导体存储器装置，其中，输入/输出电路包括：选通控制器，其构造为基于响应于所述时钟信号的频率生成的选通模式信号，或基于内部生成的信号，生成选通控制信号；内部选通信号发生器，其构造为根据选通控制信号，基于差分数据选通信号对和单端数据选通信号中的一种生成内部选通信号；以及数据采样电路，其构造为基于内部选通信号对数据进行采样以向所述半导体存储器装置的内部提供采样数据。6.根据权利要求5所述的半导体存储器装置，其中，内部选通信号发生器包括多个单元信号发生器，并且其中各个单元信号发生器中的每一个包括：多路选择器，其构造为响应于选择信号选择差分数据选通信号对的互补数据选通信号与基准电压中的一个；以及比较器，其构造为对差分数据选通信号对的真数据选通信号与多路选择器的输出进行比较，以输出各个内部选通信号中的相应的内部选通信号。7.根据权利要求6所述的半导体存储器装置，其中，在第一数据选通模式中，多路选择器构造为选择互补数据选通信号，并且比较器构造为对互补数据选通信号与真数据选通信号进行比较，以输出相应的内部选通信号，并且其中，在第二数据选通模式中，多路选择器构造为选择基准电压，并且比较器构造为对基准电压与真数据选通信号进行比较，以输出相应的内部选通信号。8.根据权利要求7所述的半导体存储器装置，其中，数据采样电路包括多个数据采样器，每个数据采样器构造为基于各个内部选通信号中的一个内部选通信号对数据的第一单元进行采样。9.根据权利要求4所述的半导体存储器装置，其中，控制逻辑电路包括模式寄存器，其构造为：通过基于命令、地址、时钟信号或者基于测试模式寄存器设置信号对写操作中的写反应时间和读操作中的读反应时间进行设置，来生成选通模式信号。10.根据权利要求1所述的半导体存储器装置，其中，所述半导体存储器装置构造为：通过根据所述时钟信号的频率来改变与多个差分数据选通信号对中的一个差分数据选通信号对或多个单端数据选通信号中的一个单端数据选通信号相关联的数据位的数量，来执行写操作和读操作。11.根据权利要求10所述的半导体存储器装置，其中，所述半导体存储器装置构造为执行包括以下的操作：当所述时钟信号的频率大于基准频率时，基于所述一个差分数据选通信号对来对第一数量的数据位执行写操作和读操作；以及当所述时钟信号的频率...

【专利技术属性】
技术研发人员：柳承佑，姜相圭，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR