半导体存储器装置及其地址控制方法制造方法及图纸

半导体存储器装置及其地址控制方法。半导体存储器装置基于所输入的并行地址来选择性地切换至少两个存储单元并写入或读取数据，其包括控制单元，所述控制单元以如下方式进行控制：在第一次数据存取中，基于所述输入的并行地址对所述半导体存储器装置进行存取后，在第二次以后的数据存取中，基于与所述并行地址不同的串行地址对所述半导体存储器装置进行存取。而且，所述半导体存储器装置是将存储器胞分别连接于多条字线与多条位线的交叉点而构成，所述串行地址包含：选择所述多条字线中的1条字线的第1串行地址，以及选择所述多条位线中的1条位线的第2串行地址。

Semiconductor memory device and address control method thereof

Semiconductor memory device and address control method thereof. A semiconductor memory device to selectively switch the parallel address at least two storage units and write or read data based on the input, which comprises a control unit, wherein the control unit controls as follows: in the first data access, based on the input of the parallel address access to the semiconductor memory device, data access in second later, serial address different access to the semiconductor memory device and the parallel address based on. Moreover, the semiconductor memory device is the cross point memory cell are respectively connected with a plurality of word lines and bit lines are formed, the serial address contains: first serial address 1 word line selecting the plurality of word lines in the second serial address and choose the plurality of bit lines in the 1 bit lines.

【技术实现步骤摘要】
半导体存储器装置及其地址控制方法
本专利技术涉及一种例如动态存取存储器(以下称作DRAM)等半导体存储器装置及其地址控制方法。
技术介绍
在伴随互联网(internet)的普及，而考虑扩大的物联网(InternetOfThings，IOT)市场中，对高性能、低成本的DRAM的需求提高。近年来，开始使用保持着双倍数据速率(DoubleDataRate，DDR)型DRAM的功能，而削减了引脚(pin)数且减少了配线数而降低基板成本(boardcost)的DDR型DRAM。[现有技术文献][专利文献][专利文献1]美国专利第6597621号说明书[专利文献2]美国专利第5835952号说明书[专利文献3]美国专利第5537577号说明书[专利文献4]美国专利第6310596号说明书[专利文献5]美国专利第4823302号说明书[专利文献6]美国专利第6301649号说明书[专利文献7]美国专利第6920536号说明书[专利文献8]美国专利第5268865号说明书[专利文献9]美国专利第7219200号说明书[专利技术所欲解决的课题]然而，引脚数少的DDR型DRAM因减少了引脚数，故高速性能本文档来自技高网...

【技术保护点】
一种半导体存储器装置，基于所输入的并行地址来选择性地切换至少两个存储单元并写入或读取数据，所述半导体存储器装置的特征在于包括：控制单元，所述控制单元以如下方式进行控制：在第一次数据存取中，基于输入的所述并行地址对所述半导体存储器装置进行存取后，于第二次以后的数据存取中，基于与所述并行地址不同的串行地址对所述半导体存储器装置进行存取。

【技术特征摘要】
2016.03.18 JP 2016-0548481.一种半导体存储器装置，基于所输入的并行地址来选择性地切换至少两个存储单元并写入或读取数据，所述半导体存储器装置的特征在于包括：控制单元，所述控制单元以如下方式进行控制：在第一次数据存取中，基于输入的所述并行地址对所述半导体存储器装置进行存取后，于第二次以后的数据存取中，基于与所述并行地址不同的串行地址对所述半导体存储器装置进行存取。2.如权利要求1所述的半导体存储器装置，其中所述半导体存储器装置是将存储器胞分别连接于多条字线与多条位线的交叉点而构成，所述串行地址包含：选择所述多条字线中的1条字线的第1串行地址，以及选择所述多条位线中的1条位线的第2串行地址。3.如权利要求2所述的半导体存储器装置，其中所述第1串行地址与所述第2串行地址被串行地输入至所述半导体存储器装置。4.如权利要求1所述的半导体存储器装置，其中所述半导体存储器装置为以区块单位写入或读取数据的半导体存储器装置，所述控制单元以如下方式进行控制：在第一次区块存取中，基于输入的所述并行地址对所述半导体存储器装置进行存取后，在第二次以后的区块存取中，基于与所述并行地址不同的所述串行地址对所述半导体存储器装置进行存取。5.如权利要求4所述的半导体存储器装置，其中所述控制单元基于在所述串行地址的前段被输入且表示区块尺寸的串行指令，来变更写入或读取数据的区块尺...

【专利技术属性】
技术研发人员：高杉敦，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：中国台湾,71