一种基于flash存储器的微控制器芯片制造技术

本发明专利技术公开了一种基于flash存储器的微控制器芯片，包括时钟模块（CLOCK）、复位控制模块（RESET）、微控制器内核（MCU_CORE）、微控制器芯片配置控制单元（CONFIG）、FLASH存储器（FLASH）、程序存储器接口控制模块（PMEM_INTF）、存储器2（SRAM2）、存储映射控制模块（MAP_CTRL）、数据存储器1（SRAM1）和数据存储器接口控制模块（DMEM_INTF）。本发明专利技术在几乎不影响微控制器芯片生产成本的前提下，微控制器芯片能够适用于对处理速度要求更高的使用场合，大大提高微控制器芯片的市场竞争力。

【技术实现步骤摘要】
一种基于flash存储器的微控制器芯片
本专利技术涉及一种微控制器芯片，具体是一种基于flash存储器的微控制器芯片。
技术介绍
微控制器芯片具有很广泛的应用。很多微控制器芯片内部的程序存储器都使用到低成本的FLASH存储器。市场上对于微控制器芯片的应用需要多种多样，针对于那些对于成本非常敏感，同时对微控制器芯片运行处理速度要求相对较高的应用场合来说，微控制器芯片的设计者通过会在微控制器芯片内部的FLASH存储接口设计上遇到困难。这是由于在FLASH型微控制器芯片中，微控制器芯片的运行速率瓶颈总是在FLASH存储器的访问速度上。微控制器芯片的运行速度与微控制器芯片生产制造时所采用的集成电路生产制程是相关的，当采用更高级的集成电路生产制程时，微控制器芯片的运行速度就能够明显地提高，但是需要付出更高的制造成本。因此，在相对低成本的集成电路生产制程上，利用相对低成本的FLASH存储器IP，绕过FLASH存储器访问速度瓶颈，设计出具有更快速处理速度的微控制器芯片的技术手段是很有实用意义的。
技术实现思路
本专利技术的目的在于提供一种基于flash存储器的微控制器芯片，以解决上述
技术介绍
中提出的问题。为实现上述目的，本专利技术提供如下技术方案：一种基于flash存储器的微控制器芯片，包括时钟模块（CLOCK）、复位控制模块（RESET）、微控制器内核（MCU_CORE）、微控制器芯片配置控制单元（CONFIG）、FLASH存储器（FLASH）、程序存储器接口控制模块（PMEM_INTF）、存储器2（SRAM2）、存储映射控制模块（MAP_CTRL）、数据存储器1（SRAM1）和数据存储器接口控制模块（DMEM_INTF），当微控制器芯片上电复位之后，微控制器芯片配置控制单元（CONFIG）会从其内的非易失性存储器中加载出微控制器芯片的所有配置控制信息，用于控制微控制器芯片相关工作模式，微控制器芯片有2种工作模式，分别为普通模式以及高速模式，通过微控制器芯片内部的微控制器芯片配置控制单元（CONFIG）来选择，当用户以普通模式使用微控制器芯片的时候，微控制器芯片配置控制单元（CONFIG）输出的模式选择信号（mode_sel）为低电平状态，存储映射控制模块（MAP_CTRL）在检测到模式选择信号（mode_sel）为低电平状态后，将不会启动从FLASH存储器中的高速指令码段加载至存储器2（SRAM2）的过程，存储器2（SRAM2）与微控制器芯片内的数据存储器1（SRAM1）一起被用作微控制器芯片内的数据存储器使用，数据存储器接口控制模块（DMEM_INTF）负责对微控制器的数据存储访问进行译码，将微控制器的数据请求地址对应地映射到存储器2（SRAM2）或微控制器芯片内的数据存储器1（SRAM1）上，并将对应的数据返回至微控制器内核（MCU_CORE）；当用户以高速模式使用微控制器芯片的时候，当微控制器芯片上电复位之后，微控制器芯片配置控制单元（CONFIG）输出的模式选择信号（mode_sel）为高电平状态，存储映射控制模块（MAP_CTRL）在检测到模式选择信号（mode_sel）为高电平状态后，将启动从FLASH存储器（FLASH）中的高速指令码段加载至存储器2（SRAM2）的过程，FLASH存储器（FLASH）中特定的区域将需要高速运行的程序指令码逐一读出，并且存储至存储器2（SRAM2）中，当存储映射过程完成后，复位控制模块（RESET）将释放微控制器内核复位信号(rst_mcu=1)，微控制器芯片开始执行用户指令，同时，复位控制模块（RESET）将持续使存储映射控制模块（MAP_CTRL）处于复位状态(rst_map=0)；当处在高速模式时，用户程序所对应的指令码分两种部分：一部分是普通指令码；另一部分是高速指令码，高速指令码保存于FLASH存储器（FLASH）中的特定区域，程序存储器接口控制模块（FLASH_INTF）负责对微控制器的程序存储访问进行译码，将微控制器芯片的指令请求地址对应地映射到存储器2（SRAM2）或微控制器芯片内的FLASH存储器（FLASH）上，并将对应的指令返回至微控制器内核（MCU_CORE）；当需要执行普通指令码时，微控制器芯片内核通过程序存储器接口控制模块（FLASH_INTF），以普通运行速率从FLASH存储器（FLASH）中读回指令码，然后在微控制器芯片内核中对读回的指令码进行译码，和执行相应的指令操作，当需要执行高速指令码时，微控制器芯片内核需要先通过输出时钟选择控制信号（ck_ctrl）至时钟模块（CLOCK），控制时钟模块（CLOCK）将微控制器芯片内核运行时钟切换至高频时钟输出模式，然后通过程序存储器接口控制模块（FLASH_INTF），快速从存储器2（SRAM2）中读回指令码，然后在微控制器芯片内核中对读回的指令码进行译码，和执行相应的指令操作。作为本专利技术再进一步的方案：当微控制器芯片需要从高速指令段的处理过程，需要切换为执行普通指令时，需要先通过控制时钟模块（CLOCK）将微控制器芯片内核运行时钟切换至普通时钟输出模式，然后以普通运行速率从FLASH存储器（FLASH）中读回指令码并执行。与现有技术相比，本专利技术的有益效果是：本专利技术在几乎不影响微控制器芯片生产成本的前提下，微控制器芯片能够适用于对处理速度要求更高的使用场合，大大提高微控制器芯片的市场竞争力。对于微控制器芯片典型的高速应用，微控制器芯片一般只需要以较高的速度处理较小一部分指令，而在其余的大多数指令里面，只需要普通的运行处理速度就足够了，因此本方案具有较高的实用性；另外，当使用场合只需要使用到微控制器芯片的普通速度即可满足其对指令处理速度的要求，但是却需要较大的数据存储空间时，微控制器芯片内部的存储器2（SRAM2）亦能够被作为数据存储器来使用，因此，通过本方案，微控制器芯片适用于对数据存储空间要求更高的使用场合。附图说明图1为基于flash存储器的微控制器芯片的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1，本专利技术实施例中，一种基于flash存储器的微控制器芯片，包括时钟模块（CLOCK）、复位控制模块（RESET）、微控制器内核（MCU_CORE）、微控制器芯片配置控制单元（CONFIG）、FLASH存储器（FLASH）、程序存储器接口控制模块（PMEM_INTF）、存储器2（SRAM2）、存储映射控制模块（MAP_CTRL）、数据存储器1（SRAM1）和数据存储器接口控制模块（DMEM_INTF），当微控制器芯片上电复位之后，微控制器芯片配置控制单元（CONFIG）会从其内的非易失性存储器中加载出微控制器芯片的所有配置控制信息，用于控制微控制器芯片相关工作模式，微控制器芯片有2种工作模式，分别为普通模式以及高速模式，通过微控制器芯片内部的微控制器芯片配置控制单元（CONFIG）来选择，当用户以普通模式使用微控制器芯片的时候，微控制器芯片配置控制单元本文档来自技高网...

【技术保护点】
一种基于flash存储器的微控制器芯片，其特征在于，所述微控制器芯片包括有普通模式和高速模式，微控制器芯片的普通指令保存于FLASH存储器当中，需要高速运行处理的小部分指令即保存于存储器2当中，在微控制器芯片使用在高速模式时，将高速执行的指令码从FLASH存储器（FLASH）中一次性地保存至存储器2（SRAM2），微控制器芯片运行高速指令时，通过程序接口管理模式对应地从存储器2（SRAM2）中取得指令码，微控制器芯片能够以超越FLASH存储器的访问速度上限的速率来读取指令并且进行对应的指令处理。

【技术特征摘要】
1.一种基于flash存储器的微控制器芯片，其特征在于，所述微控制器芯片包括有普通模式和高速模式，微控制器芯片的普通指令保存于FLASH存储器当中，需要高速运行处理的小部分指令即保存于存储器2当中，在微控制器芯片使用在高速模式时，将高速执行的指令码从FLASH存储器（FLASH）中一次性地保存至存储器2（SRAM2），微控制器芯片运行高速指令时，通过程序接口管理模式对应地从存储器2（SRAM2）中取得指令码，微控制器芯片能够以超越FLASH存储器的访问速度上限的速率来读取指令并且进行对应的指令处理。2.根据权利要求1所述的基于flash存储器的微控制器芯片，包括时钟模块（CLOCK）、复位控制模块（RESET）、微控制器内核（MCU_CORE）、微控制器芯片配置控制单元（CONFIG）、FLASH存储器（FLASH）、程序存储器接口控制模块（PMEM_INTF）、存储器2（SRAM2）、存储映射控制模块（MAP_CTRL）、数据存储器1（SRAM1）和数据存储器接口控制模块（DMEM_INTF），其特征在于，当微控制器芯片上电复位之后，微控制器芯片配置控制单元（CONFIG）会从其内的非易失性存储器中加载出微控制器芯片的所有配置控制信息，用于控制微控制器芯片相关工作模式，微控制器芯片有2种工作模式，分别为普通模式以及高速模式，通过微控制器芯片内部的微控制器芯片配置控制单元（CONFIG）来选择，当用户以普通模式使用微控制器芯片的时候，微控制器芯片配置控制单元（CONFIG）输出的模式选择信号（mode_sel）为低电平状态，存储映射控制模块（MAP_CTRL）在检测到模式选择信号（mode_sel）为低电平状态后，将不会启动从FLASH存储器中的高速指令码段加载至存储器2（SRAM2）的过程，存储器2（SRAM2）与微控制器芯片内的数据存储器1（SRAM1）一起被用作微控制器芯片内的数据存储器使用，数据存储器接口控制模块（DMEM_INTF）负责对微控制器芯片的数据存储访问进行译码，将微控制器的数据请求地址对应地映射到存储器2（SRAM2）或微控制器芯片内的数据存储器1（SRAM1）上，并将对应的数据返回至微控制器内核（MCU_CORE）；当用户以高速模式使用微控制器芯片的时候，当微控制器芯...

【专利技术属性】
技术研发人员：万上宏，叶媲舟，涂柏生，
申请(专利权)人：深圳市博巨兴实业发展有限公司，
类型：发明
国别省市：广东,44