三维集成电路堆叠制造技术

一种特定的三维集成电路堆叠，包括第一管芯，该第一管芯包括第一接合接口以及根据第一曼哈顿配线方案来布置的第一多个互连层。该三维集成电路堆叠还包括第二管芯，该第二管芯包括第二接合接口以及根据第二曼哈顿配线方案来布置的第二多个互连层。第一管芯和第二管芯在第一接合接口耦合到第二接合接口的情况下被堆叠，以使得第一曼哈顿配线方案和第二曼哈顿配线方案相对于彼此是非曼哈顿的。

Three dimensional integrated circuit stack

A particular three-dimensional integrated circuit stack includes a first die including a first bonding interface and a first plurality of interconnecting layers disposed in accordance with the first Manhattan wiring scheme. The three-dimensional integrated circuit stack also includes second tube core, the tube core second includes the more than 2 interconnection layer second bonding interface and according to the second Manhattan wiring layout scheme. The first die and the second die is stacked on the first bonding interface is coupled to the second joint interfaces, so that the first Manhattan Manhattan wiring scheme and second wiring scheme compared to non Manhattan each other.

【技术实现步骤摘要】
【国外来华专利技术】三维集成电路堆叠相关申请的交叉引用本申请要求共同拥有的于2015年1月30日提交的美国非临时专利申请No.14/611,035的优先权，该专利申请的内容通过援引全部明确纳入于此。领域本公开一般涉及三维集成电路堆叠。相关技术描述技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线电话，诸如移动和智能电话、平板以及膝上型计算机。这些设备可在无线网络上传达语音和数据分组。另外，许多此类设备纳入附加功能性，诸如数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类设备可以处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。如此，这些设备可包括显著的计算能力。另外，技术进步已实现了对更小的集成电路和电子器件的制造。除了减小的尺寸之外，这些集成电路中的许多集成电路已被优化以提供更低的功率和更高速的操作。随着集成电路和电子器件尺寸已减小并且低功率/高速操作已变得越来越重要，一些电路特性已变得越来越受限。例如，用于集成电路中的线宽的减小已减小了用于路由信号的导线的横截面积。减小的横截面积引起增加的导线本文档来自技高网...

【技术保护点】
一种三维集成电路(IC)堆叠，包括：第一管芯，所述第一管芯包括具有第一布局取向的第一组配线以及耦合到所述第一组配线的第一接合接口；以及第二管芯，所述第二管芯包括具有第二布局取向的第二组配线以及耦合到所述第二组配线的第二接合接口，所述第一管芯和所述第二管芯在所述第一接合接口耦合到所述第二接合接口的情况下被堆叠，其中，所述第一布局取向与所述第二布局取向之间的角度差大于或等于5度并且小于或等于85度。

【技术特征摘要】
【国外来华专利技术】2015.01.30 US 14/611,0351.一种三维集成电路(IC)堆叠，包括：第一管芯，所述第一管芯包括具有第一布局取向的第一组配线以及耦合到所述第一组配线的第一接合接口；以及第二管芯，所述第二管芯包括具有第二布局取向的第二组配线以及耦合到所述第二组配线的第二接合接口，所述第一管芯和所述第二管芯在所述第一接合接口耦合到所述第二接合接口的情况下被堆叠，其中，所述第一布局取向与所述第二布局取向之间的角度差大于或等于5度并且小于或等于85度。2.如权利要求1所述的三维IC堆叠，其特征在于，所述第一布局取向对应于所述第一管芯内的所述第一组配线的曼哈顿布线，其中，所述第二布局取向对应于所述第二管芯内的所述第二组配线的曼哈顿布线，并且其中，所述第一布局取向和所述第二布局取向相对于彼此是非曼哈顿的。3.如权利要求1所述的三维IC堆叠，其特征在于，所述角度差在40度至50度之间。4.如权利要求1所述的三维IC堆叠，其特征在于，所述第一管芯包括在与所述第一接合接口相对的表面上的外部接口，以及将所述第一组配线耦合到所述外部接口的穿硅通孔(TSV)。5.如权利要求1所述的三维IC堆叠，其特征在于，所述第一管芯包括存储器管芯并且所述第二管芯包括处理管芯，所述存储器管芯包括耦合到所述第一组配线的多个存储器元件，所述处理管芯包括耦合到所述第二组配线的多个处理元件。6.如权利要求1所述的三维IC堆叠，其特征在于，所述第一管芯包括第一电子组件并且所述第二管芯包括第二电子组件，其中，所述第一电子组件与所述第二电子组件之间的导电路径包括所述导电路径的第一部分和所述导电路径的第二部分，所述导电路径的第一部分对应于所述第一组配线中的配线，所述导电路径的第二部分对应于所述第二组配线中的配线。7.如权利要求1所述的三维IC堆叠，其特征在于，所述第一管芯包括第一电子组件并且包括第三电子组件，其中，所述第一电子组件与所述第三电子组件之间的导电路径包括所述导电路径的第一部分和所述导电路径的第二部分，所述导电路径的第一部分对应于所述第一组配线中的配线，所述导电路径的第二部分对应于所述第二组配线中的配线。8.如权利要求1所述的三维IC堆叠，其特征在于，其中，所述第一接合接口包括被布置在第一多行中的多个第一接合焊盘，所述第一多行基本上平行于所述第一组配线中的特定导线来取向并且基本上垂直于所述第一组配线中的其他导线来取向；以及其中，所述第二接合接口包括被布置在第二多行中的多个第二接合焊盘，所述第二多行既不平行于也不垂直于所述第二组配线中的导线来取向。9.如权利要求1所述的三维IC堆叠，其特征在于，其中，所述第一组配线被布置在多个互连层中，该多个互连层包括具有在第一方向上取向的导线的第一互连层以及包含在垂直于所述第一方向的第二方向上取向的导线的第二互连层；以及其中，所述第二组配线被布置在多个互连层中，该多个互连层包括具有在第三方向上取向的导线的第三互连层以及包含在垂直于所述第三方向的第四方向上取向的导线的第四互连层，并且其中，所述第三方向相对于所述第一方向成锐角。10.一种器件，包括：用于在第一管芯中路由信号的第一组装置，所述用于路由信号的第一组装置根据第一布局取向来布置并且耦合到用于对接的第一装置；以及用于在第二管芯中路由信号的第二组装置，所述用于路由信号的第二组装置根据第二布局取向来布置并且耦合到用于对接的第二装置，所述用于对接的第一装置耦合到所述用于对接的第二装置以使得所述第一布局取向与所述第二布局取向之间的角度差大于或等于5度并且小于或等于85度。11.如权利要求10所述的器件，其特征在于，进一步包括用于在第三管芯中路由信号的第三组装置，所述第三管芯耦合到所述第一管芯以使得所述用于路由的第三组装置连接到所述用于路由的第一组装置。12.如权利要求11所述的器件，其特征在于，所述第三管芯耦合到所述第一管芯以使得所述第一布局取向与所述用于路由的第三组装置的第三布局取向之间的角度差大于或等于5度并且小于或等于85度。13.一种方法，包括：对准第一管芯的第一接合接口和第二管芯的第二接合接口，所述第一管芯包括耦合到所述第一接合接口、具有第一布局取向的第一组配线，并且所述第二管芯包括耦合到所述第二接合接口、具有第二布局取向的第二组配线，其中，当所述第一接合接口和所述第二接合接口对准时，所述第一布局取向与所述第二布局取向之间的角度差大于或等于5度并且小于或等于85度；以及电连接所述第一接合接口和所述第二接合接口。14.如权利要求13所述的方法，其特征在于，对准所述第一接合接口和所述第二接合接口包括：相对于所述第二管芯旋转所述第一管芯，以使得所述第一接合接口和所述第二接合接口的接合焊盘基本上对准并且所述第一管芯和所述第二管芯的侧面基本上对准。15.一种方法，包括：使用第一组导线中的第一导线将信号路由到第一管芯的第一接合接口，所述第一组导线根据第一布局取向来布置；将所述信号从所述第一管芯的第一接合接口路由到耦合到第二管芯的第二导线的第二接合接口；以及使用第二组导线中的第二导线在所述第二管芯中路由所述信号，所述第二组导线根据第二布局取向来布置，所述第一管芯和所述第二管...

【专利技术属性】
技术研发人员：W·易，Y·娄，P·彭泽什，P·斯里瓦斯塔瓦，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US