一种数字集成电路测试总线接口制造技术

本发明专利技术提供的一种数字集成电路测试总线接口，包括由N个信号单元构成的矩阵，N为不小于30的正整数，N个信号单元中的每个信号单元均包括有呈2×2矩阵均匀分布的四个信号端。本发明专利技术中I/O信号端总数与电源信号端和地信号端和的总数的比为3:1，因此在保证每个I/O信号周围至少有一个电源信号或地信号作为参考点的同时，I/O信号端、电源信号端和地信号端均匀有规律的分布也提高了测试总线对I/O信号、电源信号和地信号的传输质量。因此，本发明专利技术可以在一个数字集成电路测试总线接口中设置比现有技术更多的且满足要求的信号端，给使用者带来了方便。

【技术实现步骤摘要】

本专利技术涉及数字集成电路测试
，更具体地说，涉及一种数字集成电路测试总线接口。
技术介绍
数字集成电路测试总线接口主要应用于测试设备中，其主要功能是为数字集成电路的测试系统与被测电路提供通信接口。数字集成电路的测试系统通过引出的测试总线来对被测电路进行控制、激励与响应。现有的数字集成电路测试总线接口中一般含有120个左右的信号端，主要包括I/O (Input/Output输入/输出)信号端、电源信号端和地信号端，测试总线通过接插件与外界相连接。但是当测试设备需要较多的信号端，如需要240个信号端时，因为测试总线增多，测试总线接口中I/o信号端、电源信号端和地信号端的无规律分布，使得测试总线在保证I/o信号、电源信号和地信号质量，及保证每个I/O信号周围至少有一个电源信号或地信号作为参考点的同时，还要通过高密度、高可靠的接插件引出，在技术上存在很大的难度。目前主要通过使用多个数字集成电路测试总线接口来满足对信号端数量的需求，给使用者带来很大的不便。
技术实现思路
有鉴于此，本专利技术提供了一种数字集成电路测试总线接口，以使测试总线在保证I/o信号、电源信号和地信号质量的同时，增加本文档来自技高网...

【技术保护点】
一种数字集成电路测试总线接口，其特征在于，包括：N个信号单元，所述N个信号单元构成矩阵，所述N为不小于30的正整数，其中：所述N个信号单元中的每个信号单元均包括有呈2×2矩阵均匀分布的四个信号端，所述N个信号单元中包括有A个第一信号单元和B个第二信号单元，其中，所述A和所述B均为正整数，且所述A和所述B的和等于所述N，所述第一信号单元中包括三个I/O信号端和一个电源信号端，所述第二信号单元中包括三个I/O信号端和一个地信号端，其中，所述第一信号单元中电源信号端在自身所在2×2矩阵中的列位置和所述第二信号单元中地信号端在自身所在2×2矩阵中的列位置相同，所述第一信号单元中电源信号端在自身所在2×...

【技术特征摘要】
1.一种数字集成电路测试总线接口，其特征在于，包括N个信号单元，所述N个信号单元构成矩阵，所述N为不小于30的正整数，其中所述N个信号单元中的每个信号单元均包括有呈2 X 2矩阵均匀分布的四个信号端，所述N个信号单元中包括有A个第一信号单元和B个第二信号单元，其中，所述A和所述B均为正整数，且所述A和所述B的和等于所述N，所述第一信号单元中包括三个I/O信号端和一个电源信号端，所述第二信号单元中包括三个I/O信号端和一个地信号端，其中，所述第一信号单元中电源信号端在自身所在2X2矩阵中的列位置和所述第二信号单元中地信号端在自身所在2X2矩阵中的列位置相同，所述第一信号单元中电源信号端在自身所在2 X 2矩阵中的行位置和所述第二信号单元中地信号端在自身所在2 X 2矩阵中的行位置不同，在所述N个信号单元构成的矩阵中，将所述N个信号单元中的每个信号单元均作为所述矩阵中的元素时，每一列的信号单元均为所述第一信号单元或均为所述第二信号单元，每一行的信号单元均由所述第一信号单元和所述第二信号单元交替排列组成。2.一种数字集成电路测试总线接口，其特征在于，包括N个信号单元，所述N个信号单元构成矩阵，所述N为不小于30的正整数，其中所述N个信号单元中的每个信号单元均包括有呈2 X 2矩阵均匀分布的四个信号端，所述N个信号单元中包括有A个第一信号单元、B个第二信号单元和C个第三信号单元，其中所述A、所述B和所述C均为正整数，且所述A、所述B和所述C的和等于所述N，所述第一信号单元中包括三个I/O信号端和一个电源信号端，所述第二信号单元中包括三个I/O信号端和一个地信号端，所述第三信号...

【专利技术属性】
技术研发人员：赵明琦，谢朝辉，王德坤，刘海南，黑勇，周玉梅，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：