半导体结构及其制造方法技术

本发明专利技术实施例提供了一种半导体结构。半导体结构包括具有顶面的半导体衬底、位于半导体衬底上方的III‑V族化合物层和位于成III‑V族化合物层上方的第一钝化层。半导体结构还包含位于第一钝化层上方的蚀刻停止层。半导体结构还包含位于第一钝化层上方并被蚀刻停止层环绕的栅极堆叠件。本发明专利技术实施例还涉及半导体结构的制造方法。

Semiconductor structure and manufacturing method thereof

The embodiment of the invention provides a semiconductor structure. A semiconductor structure includes a with III V compound layer top surface of the semiconductor substrate, the semiconductor substrate is located above the first passivation layer and is located in the III V compound layer. The semiconductor structure also includes an etch stop layer located above the first passivation layer. The semiconductor structure also includes a gate stack located above the first passivation layer and surrounded by an etch stop layer. The embodiment of the invention also relates to a method for manufacturing a semiconductor structure.

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术实施例涉及半导体结构及其制造方法。
技术介绍
高电子迁移率晶体管(HEMT)也称为异质结构FET(HFET)或调制掺杂FET(MODFET)，其包含具有不同带隙的两种材料之间的结(即：异质结)，该结作为大多数金属氧化物半导体场效应晶体管中的沟道而不是掺杂区。HEMT能够在高达毫米波频率的高频中运作，且被用在高频产品中。
技术实现思路
根据本专利技术的一些实施例，提供了一种半导体结构，包括：半导体衬底，包括顶面；III-V族化合物层，位于所述半导体衬底的上方；第一钝化层，位于所述III-V族化合物层的上方；蚀刻停止层，位于所述第一钝化层的上方；以及栅极堆叠件，位于所述第一钝化层的上方并被所述蚀刻停止层环绕。根据本专利技术的另一些实施例，还提供了一种化合物半导体器件，包括：半导体衬底，包括顶面；III-V族化合物层，位于所述半导体衬底上方；钝化层，位于所述III-V族化合物层上方；介电层，嵌入在所述钝化层中；和栅极堆叠件，穿透所述介电层。根据本专利技术的又一些实施例，还提供了一种制造半导体结构的方法，包括：提供半导体衬底；在所述半导体衬底上方形成III-V族本文档来自技高网...

【技术保护点】
一种半导体结构，包括：半导体衬底，包括顶面；III‑V族化合物层，位于所述半导体衬底的上方；第一钝化层，位于所述III‑V族化合物层的上方；蚀刻停止层，位于所述第一钝化层的上方；以及栅极堆叠件，位于所述第一钝化层的上方并被所述蚀刻停止层环绕。

【技术特征摘要】
2016.03.17 US 15/072,9921.一种半导体结构，包括：半导体衬底，包括顶面；III-V族化合物层，位于所述半导体衬底的上方；第一钝化层，位于所述III-V族化合物层的上方；蚀刻停止层，位于所述第一钝化层的上方；以及栅极堆叠件，位于所述第一钝化层的上方并被所述蚀刻停止层环绕。2.根据权利要求1所述的半导体结构，还包括位于所述蚀刻停止层上方的第二钝化层。3.根据权利要求2所述的半导体结构，其中，所述第二钝化层环绕所述栅极堆叠件。4.根据权利要求1所述的半导体结构，其中，所述栅极堆叠件包括栅极电介质和位于所述栅极电介质上方的栅电极，所述栅电极的底面和所述第一钝化层的底面之间的距离介于至之间。5.根据权利要求1所述的半导体结构，其中，所述蚀刻停止层包括高k材料。6.根据...

【专利技术属性】
技术研发人员：邱汉钦，刘圣得，林于轩，张耀中，蔡正原，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71