半导体存储器元件及操作半导体存储器元件的方法技术

半导体存储器元件及操作半导体存储器元件的方法。该半导体存储器元件包括电荷储存元件、读取晶体管及写入晶体管。电荷储存元件用以维持数据电位。读取晶体管具有第一端耦接于电荷储存元件，第二端耦接于读取位线，及控制端耦接于读取字线。写入晶体管具有第一端耦接于读取晶体管的第一端，第二端耦接于写入位线，及控制端耦接于写入字线。

Semiconductor memory element and method for operating semiconductor memory device

Semiconductor memory element and method for operating semiconductor memory device. The semiconductor memory element includes a charge storage element, a read transistor, and a write transistor. A charge storage element is used to maintain a data potential. The read transistor has a first end coupled to the charge storage element, the second end is coupled to the read bit line, and the control end is coupled to the read word line. The write transistor has a first end coupled to the first end of the read transistor, the second end coupled to the write bit line, and the control end coupled to the write word line.

【技术实现步骤摘要】
半导体存储器元件及操作半导体存储器元件的方法
本专利技术涉及一种半导体存储器元件，特别涉及一种能够同时进行读写操作的半导体存储器元件。
技术介绍
由于动态随机存取存储器(dynamicrandomaccessmemory，DRAM)的读写操作速度比静态随机存取存储器(staticrandomaccessmemory，SRAM)的读写操作速度要来得快，且电路结构较为简单，所需电路面积较小，所以被广泛地运用在各种系统当中。然而，当对进行读取操作后，在动态随机存取存储器中原先储存的电荷可能会逐渐流失，因此必须进行重新写入的操作。然而若是在每次读取操作之后，都必须接续地执行再写入操作，则可能会延迟下一次对动态随机存取存储器执行读取的时间，导致动态随机存取存储器整体的读取时间被拉长。此外，在系统关机断电之后，动态随机存取存储器中所储存的电荷也将散失，而无法持续存储数据，因此常造成使用上的不便。所以如何进一步缩短半导体存储器元件每次进行读取操作的间隔时间，以增进半导体存储器元件的整体读取速度，以及如何在不大幅增加电路面积的情况下，让半导体存储器元件能够在系统关机断电时仍能保持所存储的数据，就成为现有技术中有待解决的问题。
技术实现思路
为能缩短半导体存储器元件每次进行读取操作的间隔时间，以增进半导体存储器元件的整体读取速度，本专利技术的一实施例提供一种半导体存储器元件。半导体存储器元件包括第一电荷储存元件、第一读取晶体管及第一写入晶体管。第一电荷储存元件可维持第一数据电位。第一读取晶体管具有第一端、第二端及控制端，第一读取晶体管的第一端耦接于第一电荷储存元件，第一读取晶体管的第二端耦接于第一读取位线，而第一读取晶体管的控制端耦接于读取字线。第一写入晶体管具有第一端、第二端及控制端，第一写入晶体管的第一端耦接于第一读取晶体管的第一端，第一写入晶体管的第二端耦接于第一写入位线，而第一写入晶体管的控制端耦接于写入字线。本专利技术的另一实施例中提供一种操作半导体存储器元件的方法。存储器元件包括第一电荷储存元件、第一读取晶体管及第一写入晶体管。该第一读取晶体管具有第一端、第二端及控制端，第一读取晶体管的第一端耦接于第一电荷储存元件，第一读取晶体管的第二端耦接于第一读取位线，而第一读取晶体管的控制端耦接于读取字线。第一写入晶体管具有第一端、第二端及控制端，第一写入晶体管的第一端耦接于第一电荷储存元件，第一写入晶体管的第二端耦接于第一写入位线，而第一写入晶体管的控制端耦接于写入字线。方法包括同时控制读取字线导通第一读取晶体管及控制写入字线导通第一写入晶体管，以同时对第一电荷储存元件进行读取及写入的操作。附图说明图1为本专利技术一实施例的半导体存储器元件的示意图。图2为本专利技术另一实施例的半导体存储器元件的示意图。图3为图2的半导体存储器元件对固定存储单元进行清除操作时的信号电压及架构图。图4为图2的半导体存储器元件对固定存储单元进行读取操作时的信号电压及架构图。图5为图2的半导体存储器元件对第一电荷储存元件进行读取或写入操作时的信号电压及架构图。图6为本专利技术另一实施例的半导体存储器元件的示意图。图7为本专利技术另一实施例的半导体存储器元件的示意图。图8为本专利技术一实施例的操作半导体存储器元件的方法流程图。图9为本专利技术另一实施例的操作半导体存储器元件的方法流程图。图10为本专利技术另一实施例的操作半导体存储器元件的方法流程图。图11为本专利技术另一实施例的操作半导体存储器元件的方法流程图。【主要元件符号说明】100、200、300、400半导体存储器单元110、410第一电荷储存元件120第一读取晶体管130第一写入晶体管rWL读取字线wWL写入字线sWL固定存储操作控制线WL固定存储字线rBL第一读取位线wBL第一写入位线sBL固定存储位线rBL’第二读取位线wBL’第二写入位线Iread读取电流Iwrite写入电流240非易失性存储器元件242操作控制晶体管244固定存储晶体管V1第一电位V2第二电位V3第三电位V4第四电位V5第五电位V0地电位310第二电荷储存元件320、420第二读取晶体管330、430第二写入晶体管800、900、1000、1100方法S810、S910至S930、步骤S1010至S1030、S1110至S1130具体实施方式图1为本专利技术一实施例的半导体存储器元件100的示意图，半导体存储器元件100包括第一电荷储存元件110、第一读取晶体管120及第一写入晶体管130。在图1中，第一读取晶体管120具有第一端、第二端及控制端，第一读取晶体管120的第一端耦接于第一电荷储存元件110，第一读取晶体管120的第二端耦接于第一读取位线rBL，而第一读取晶体管120的控制端耦接于读取字线rWL。第一写入晶体管130具有第一端、第二端及控制端，第一写入晶体管130的第一端耦接于第一读取晶体管120的第一端，第一写入晶体管130的第二端耦接于第一写入位线wBL，而第一写入晶体管130的控制端耦接于写入字线wWL。当半导体存储器元件100对第一电荷储存元件110进行写入操作时，可根据欲写入的数据使写入位线wBL充电至对应的数据电位，并控制写入字线wWL的电位以导通第一写入晶体管130，此时第一写入晶体管130即可根据写入位线wBL的数据电位产生写入电流Iwrite至第一电荷储存元件110，第一电荷储存元件110则可以储存电荷并维持第一数据电位。另外当半导体存储器元件100对第一电荷储存元件110进行读取操作时，可先预充读取位线rBL至参考电位以缩短判读数据所需的时间，接着即可控制读取字线rWL的电位以导通第一读取晶体管120，此时第一读取晶体管120则可以根据第一电荷储存元件110所维持的第一数据电位产生读取电流Iread。根据读取电流的大小即可判读半导体存储器元件100中所存储的数据为何。此外，在本专利技术的部分实施例中，半导体存储器元件100可同时进行读取及写入的操作。举例来说，在根据读取电流Iread判断出半导体存储器元件100所存储的数据为何之后，即可立即导通第一写入晶体管130，并根据其数据产生写入电流Iwrite，此时若读取操作尚未结束，则半导体存储器元件100可同时进行读取及写入的操作，如此一来，在读取操作结束之后，即可缩短半导体存储器元件100所需的再写入操作时间，进而能够缩短半导体存储器元件每次进行读取操作的间隔时间。再者，第一电荷储存元件110可为电容元件，在图1的实施例中，第一电荷储存元件110可为平板电容，然而在本专利技术的其他实施例中，第一电荷储存元件110也可为晶体管电容，如此一来，第一电荷储存元件110即可与其他晶体管于同一工艺中完成，使工艺更加简化。此外，第一电荷储存元件110也可为沟槽式电容(trenchcapacitor)或堆迭式电容(stackcapacitor)。图2为本专利技术另一实施例的半导体存储器元件200的示意图。半导体存储器元件200与半导体存储器元件100具有相似的结构与操作原理，两者的差别在于半导体存储器元件200还包括非易失性存储器元件240。非易失性存储器元件240在断电时仍能保持原先存储的数据。非易失性存储器元件240耦接于第一读取晶体管120的第二端、固定存储操作控制线sWL、固定存储本文档来自技高网...

【技术保护点】
一种半导体存储器元件，其特征在于包括：第一电荷储存元件，用以维持第一数据电位；第一读取晶体管，具有第一端耦接于该第一电荷储存元件，第二端耦接于第一读取位线，及控制端耦接于读取字线；及第一写入晶体管，具有第一端耦接于该第一读取晶体管的该第一端，第二端耦接于第一写入位线，及控制端耦接于写入字线。

【技术特征摘要】
1.一种半导体存储器元件，其特征在于包括：第一电荷储存元件，用以维持第一数据电位；第一读取晶体管，具有第一端耦接于该第一电荷储存元件，第二端耦接于第一读取位线，及控制端耦接于读取字线；及第一写入晶体管，具有第一端耦接于该第一读取晶体管的该第一端，第二端耦接于第一写入位线，及控制端耦接于写入字线。2.如权利要求1所述的半导体存储器元件，其特征在于还包括：非易失性存储器元件，耦接于该第一读取晶体管的该第二端、固定存储操作控制线、固定存储字线及固定存储位线，用以根据该固定存储操作控制线、该固定存储字线及该固定存储位线传来的信号写入或读取固定位数据。3.如权利要求2所述的半导体存储器元件，其特征在于该非易失性存储器元件包括：操作控制晶体管，具有第一端耦接于该第一读取晶体管的该第二端，第二端，控制端耦接于固定存储字线，及基极；及固定存储晶体管，具有第一端耦接于该操作控制晶体管的该第二端，第二端耦接于该固定存储位线，控制端耦接于该固定存储操作控制线，及基极耦接于该操作控制晶体管的该基极。4.如权利要求1所述的半导体存储器元件，其特征在于该第一电荷储存元件是电容元件，包括平板电容、晶体管电容、沟槽式电容(trenchcapacitor)或堆迭式电容(stackcapacitor)。5.如权利要求1所述的半导体存储器元件，其特征在于还包括：第二电荷储存单元，用以维持第二数据电位；第二读取晶体管，具有第一端耦接于该第二电荷储存单元，第二端耦接于第二读取位线，及控制端耦接于该读取字线；及第二写入晶体管，具有第一端耦接于该第二读取晶体管的该第一端，第二端耦接于第二写入位线，及控制端耦接于该写入字线。6.如权利要求1所述的半导体存储器元件，其特征在于还包括：第二读取晶体管，具有第一端耦接于该第一电荷储存元件，第二端耦接于第二读取位线，及控制端耦接于该读取字线；及第二写入晶体管，具有第一端耦接于该第二读取晶体管的该第一端，第二端耦接于第二写入位线，及控制端耦接于该写入字线。7.如权利要求6所述的半导体存储器元件，其特征在于该第一电荷储存元件包括：第一反相器，具有输入端耦接于该第一读取晶体管的该第一端，及输出端耦接于该第二读取晶体管的该第一端；及第二反相器，具有输入端耦接于该第二读取晶体管的该第一端，及输出端耦接于该第一读取晶体管的该第一端。8.一种操作半导体存储器元件的方法，其特征在于该存储器元件包括第一电荷储存元件、第一读取晶体管及第一写入晶体管，该第一读取晶体管具有第一端耦接于该第一电荷储存元件，第二端耦接于第一读取位线，及控制端耦接于读取字线，该第一写入晶体管具有第一端耦接于该第一电荷储存元件，第二端耦接于第一写入位线，及控制端耦接于写入字线，及该方法包括：同时控制该读取字线导通该第一读取晶体管及控制该写入字线导通该第一写入晶体管，以同时对该第一电荷储...

【专利技术属性】
技术研发人员：郑仲皓，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71