半导体装置的制造方法及底部填充膜制造方法及图纸

提供在成批压接多个半导体芯片的情况下，也能得到无空隙安装及良好的焊接性的半导体装置的制造方法及底部填充膜。具有：搭载工序，隔着底部填充膜而将形成有带焊锡电极的多个半导体芯片搭载到形成有与带焊锡电极对置的对置电极的电子部件；以及压接工序，将多个半导体芯片和电子部件，隔着底部填充膜成批压接。底部填充膜含有环氧树脂、酸酐、丙烯树脂、和有机过氧化物，最低熔化粘度为1000Pa·s以上且2000Pa·s以下，从比到达最低熔化粘度温度高10℃的温度到比该温度高10℃的温度的熔化粘度梯度，为900Pa·s/℃以上且3100Pa·s/℃以下。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置的制造方法及底部填充膜
本专利技术涉及向基板或晶圆搭载半导体芯片的半导体装置的制造方法、及用于该方法的底部填充膜（UnderfillFilm）。本申请以在日本于2015年2月6日申请的日本专利申请号特愿2015－022672为基础主张优先权，该申请通过参照而被引入本申请。
技术介绍
现有的一般的液状的底部填充材料中，难以进行薄膜化的半导体芯片的安装或3D安装等。因此，研究在将半导体IC（IntegratedCircuit）电极与基板电极金属接合或压接接合之前将底部填充膜粘贴到基板上的“先供给型底部填充膜（PUF：Pre－appliedUnderfillFilm）”的使用。使用该先供给型底部填充膜的搭载方法，例如，如以下那样进行（例如，参照专利文献1。）。工序A：向晶圆粘贴底部填充膜，并切片而得到半导体芯片。工序B：在基板上进行半导体芯片的对位。工序C：通过高温/高压来压接半导体芯片和基板，进行通过焊锡凸点的金属结合进行的导通确保，和通过底部填充膜的固化进行的半导体芯片与基板的粘接。作为利用这样的安装方法提高每个芯片的生产节拍（tact）的方法，能举出多头（multihead本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，具有：搭载工序，隔着底部填充膜而将形成有带焊锡电极的多个半导体芯片搭载到形成有与所述带焊锡电极对置的对置电极的电子部件；以及压接工序，将所述多个半导体芯片和所述电子部件，隔着所述底部填充膜成批压接，所述底部填充膜含有环氧树脂、酸酐、丙烯树脂、和有机过氧化物，最低熔化粘度为1000Pa·s以上且2000Pa·s以下，从比到达最低熔化粘度温度高10℃的温度到比该温度高10℃的温度的熔化粘度梯度，为900Pa·s/℃以上且3100Pa·s/℃以下。

【技术特征摘要】
【国外来华专利技术】2015.02.06 JP 2015-0226721.一种半导体装置的制造方法，具有：搭载工序，隔着底部填充膜而将形成有带焊锡电极的多个半导体芯片搭载到形成有与所述带焊锡电极对置的对置电极的电子部件；以及压接工序，将所述多个半导体芯片和所述电子部件，隔着所述底部填充膜成批压接，所述底部填充膜含有环氧树脂、酸酐、丙烯树脂、和有机过氧化物，最低熔化粘度为1000Pa·s以上且2000Pa·s以下，从比到达最低熔化粘度温度高10℃的温度到比该温度高10℃的温度的熔化粘度梯度，为900Pa·s/℃以上且3100Pa·s/℃以下。2.如权利要求1所述的半导体装置的制造方法，其中，所述熔化粘度梯度为1700Pa·s/℃以上且3100Pa·s/℃以下。3.如权利要求2所述的半导体装置的制造方法，其中，所述丙烯树脂和所述有机过氧化物的合计质量、与所述环氧树脂和所述酸酐的合计质量之比为7:3～5:5。4.如权利要求1至3的任一项所述的半导体装置的制造方法，其中，所述环氧树脂为缩水...

【专利技术属性】
技术研发人员：久保田健二，斋藤崇之，
申请(专利权)人：迪睿合株式会社，
类型：发明
国别省市：日本,JP