锁存电路以及半导体存储器装置制造方法及图纸

锁存电路以及半导体存储器装置。该锁存电路包括：输入电路，包含使与感测电压相应的信号电流流入的输入用PMOS晶体管；第1反相器，包含第1PMOS晶体管、第1NMOS晶体管以及第1节点，所述第1节点将第1PMOS晶体管与第1NMOS晶体管予以连接且连接于输入电路；以及第2反相器，包含第2PMOS晶体管、第2NMOS晶体管以及第2节点，所述第2节点将第2PMOS晶体管与第2NMOS晶体管予以连接且第1反相器与第2反相器是级联连接而构成。

Latch circuit and semiconductor memory device

Latch circuit and semiconductor memory device. The latch circuit includes input circuit, including the sensing signal and current voltage corresponding to the input into the PMOS transistor; first phase inverter, including the 1PMOS transistor, 1NMOS transistor and the first node, the first node will be the first 1PMOS transistor and the 1NMOS transistor to the connection and is connected to the input circuit; and second the inverter comprises a 2PMOS transistor and the 2NMOS transistor and the second node, the second node will be the first 2PMOS transistor and 2NMOS transistor to be connected with the second inverter and the first inverter is connected in cascade form.

【技术实现步骤摘要】
锁存电路以及半导体存储器装置
本专利技术涉及一种锁存(latch)电路以及具备该锁存电路的半导体存储器装置，所述锁存电路例如用于暂时记忆从半导体存储器装置读出的数据(data)。所述半导体存储器装置为快闪存储器(flashmemory)等可电性重写的非易失性半导体存储器装置(ElectricallyErasableProgrammableReadOnlyMemory，EEPROM)等。
技术介绍
已知有一种或非(NOR)型非易失性半导体存储器装置(尤其是NOR型快闪EEPROM)，其是在位线(bitline)与源极线(sourceline)之间并联连接与多条字线(wordline)各自对应的多个存储器胞元晶体管(memorycelltransistor)(以下称作存储器胞元)而构成存储器胞元阵列(memorycellarray)，以实现高集成化。图1是表示以往技术的NOR型快闪EEPROM的整体结构的方块图。图1中，NOR型快闪EEPROM是具备存储器胞元阵列10、控制其动作的控制电路11、行解码器(rowdecoder)12、高电压产生电路13、页面缓冲器(pagebuffer)电本文档来自技高网...

【技术保护点】
一种锁存电路，包括：输入电路，包含输入用P沟道金属氧化物半导体晶体管，所述输入用P沟道金属氧化物半导体晶体管使与来自感测放大器的感测电压相应的信号电流流入；第1反相器，包含第1P沟道金属氧化物半导体晶体管、第1N沟道金属氧化物半导体晶体管以及第1节点，所述第1节点将所述第1P沟道金属氧化物半导体晶体管与所述第1N沟道金属氧化物半导体晶体管予以连接，且所述第1节点连接于所述输入电路；以及第2反相器，包含第2P沟道金属氧化物半导体晶体管、第2N沟道金属氧化物半导体晶体管以及第2节点，所述第2节点将所述第2P沟道金属氧化物半导体晶体管与所述第2N沟道金属氧化物半导体晶体管予以连接，且所述第1反相器与...

【技术特征摘要】
2016.01.19 JP 2016-0076051.一种锁存电路，包括：输入电路，包含输入用P沟道金属氧化物半导体晶体管，所述输入用P沟道金属氧化物半导体晶体管使与来自感测放大器的感测电压相应的信号电流流入；第1反相器，包含第1P沟道金属氧化物半导体晶体管、第1N沟道金属氧化物半导体晶体管以及第1节点，所述第1节点将所述第1P沟道金属氧化物半导体晶体管与所述第1N沟道金属氧化物半导体晶体管予以连接，且所述第1节点连接于所述输入电路；以及第2反相器，包含第2P沟道金属氧化物半导体晶体管、第2N沟道金属氧化物半导体晶体管以及第2节点，所述第2节点将所述第2P沟道金属氧化物半导体晶体管与所述第2N沟道金属氧化物半导体晶体管予以连接，且所述第1反相器与所述第2反相器是级联连接而构成，所述第1反相器包含第3N沟道金属氧化物半导体晶体管及第4N沟道金属氧化物半导体晶体管，所述第3N沟道金属氧化物半导体晶体管及第4N沟道金属氧化物半导体晶体管连接于所述第1N沟道金属氧化物半导体晶体管且彼此并联连接，在数据的锁存时，所述第3N沟道金属氧化物半导体晶体管使与偏电压对应的基准电流流至所述...

【专利技术属性】
技术研发人员：中山晶智，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：中国台湾,71