本发明专利技术提供一种管道锁存器控制电路和一种使用所述管道锁存器的半导体集成电路。所述管道锁存器控制电路包括读取命令控制单元，所述读取命令控制单元被配置为接收第一信号并响应于控制信号产生读取信号。在所述管道锁存器控制电路中，所述读取命令控制单元响应于所述控制信号来选择所述第一信号、或选择通过根据内部时钟将所述第一信号延迟所得的第二信号，并产生选中的所述第一信号或所述第二信号作为读取信号。
【技术实现步骤摘要】
本专利技术涉及一种半导体集成电路，更具体而言，涉及ー种半导体集成电路的管道锁存器(pipe latch)控制电路。
技术介绍
通常，同步存储器具有管道锁存器以便输入/输出连续数据。管道锁存器是ー种储存从存储器単元提供的数据并随后与时钟同步地顺序输出所储存的数据的电路。如果管道锁存器的数目増加，则输出数据时所需的等待时间通常加长，因此可以稳定输出数据。但是，管道锁存器所占用的面积增加，且输出数据时所需的等待时间增加。因此，不适合高速操作存储器。相反，如果管道锁存器的数目減少，则输出数据时所需的等待时间缩短，但是无法确保在输出数据时所需的定时余量。因此，不能确保存储器操作的可靠性。图1是从一般的管道锁存器输出的数据的时序图。如图1所示，在预定时间tA之后，通过第一读取命令RDl将数据储存在第一管道锁存器PIPEO中。预定时间tA是从在半导体存储器单元中检测到数据并随后将数据储存在管道锁存器中的时间。由于储存在第一管道锁存器PIPEO中的数据并未被输出，因此在从施加第二读取命令RD2起经过预定时间tA之后，通过第二读取命令RD2将数据储存在第二管道锁存器PIPEl中。由于储存在第一管道锁存器PIPEO和第二管道锁存器PIPEl中的数据并未被输出，因此在从施加第三读取命令RD3起经过预定时间tA之后，通过第三读取命令RD3将数据储存在第三管道锁存器PIPE2中。储存在第一管道锁存器PIPEO中的数据DQ在第一 CAS潜伏时间CLl之后被输出。在此，CAS潜伏时间利用外部时钟信号的ー个周期作为单位时间，且具有从施加读取命令的时刻起到输出数据的时刻为止的时间信息。储存在第一管道锁存器PIPEO中的数据的输出在第一 CAS潜伏时间CLl之后开始，且数据的输出直到施加第四读取命令RD4之后经过预定时间tA才完成。因此，无法确保存储器操作的可靠性。
技术实现思路
在本专利技术的一个实施例中，ー种管道锁存器控制电路包括读取命令控制单元，所述读取命令控制单元被配置为接收第一信号并响应于控制信号而产生读取信号。在所述管道锁存器控制电路中，所述读取命令控制单元响应于所述控制信号来选择所述第一信号、或选择通过根据内部时钟将所述第一信号延迟所得的第二信号，并产生选中的所述第一信号或所述第二信号作为读取信号。在本专利技术的另ー个实施例中，一种半导体集成电路包括:读取命令控制单元，所述读取命令控制单元被配置为接收第一信号并响应于控制信号而产生读取信号；管道控制信号发生单元，所述管道控制信号发生单元被配置为响应于所述读取信号而产生管道输入信号；管道输入控制単元，所述管道输入控制単元被配置为响应于所述管道输入信号而产生管道控制信号；管道锁存器単元，所述管道锁存器単元被配置为响应于所述管道控制信号而储存数据；以及数据输出単元，所述数据输出单元被配置为响应于输出时钟而输出所述数据。在所述半导体集成电路中，所述读取命令控制单元响应于所述控制信号而选择所述第一信号、或选择通过根据内部时钟将所述第一信号延迟所得的第二信号，并产生选中的所述第一信号或所述第二信号作为所述读取信号。附图说明结合附图来说明本专利技术的特征、方面以及实施例，其中:图1是从一般的管道锁存器输出的数据的时序图；图2说明根据ー个实施例的管道锁存器控制电路和使用所述管道锁存器控制电路的半导体集成电路；图3是根据一个实施例的读取信号和管道控制信号的时序图；图4说明根据ー个实施例的读取命令控制单元；图5说明读取命令控制单元的另ー个实施例；图6是根据一个实施例的读取信号的时序图；图7是根据一个实施例的半导体集成电路的管道控制信号的时序图；图8是根据一个实施例的管道锁存器控制电路和使用所述管道锁存器控制电路的半导体集成电路的时序图；图9说明管道锁存器単元的另ー个实施例；以及图10是根据另ー个实施例的管道锁存器控制电路和使用所述管道锁存器控制电路的半导体集成电路的时序图。具体实施例方式以下将參考附图通过示例性实施例来说明根据本专利技术实施例的管道锁存器控制电路和使用所述管道锁存器控制电路的半导体集成电路。图2说明根据ー个实施例的管道锁存器控制电路和使用所述管道锁存器控制电路的半导体集成电路。參见图2，管道锁存器控制电路和使用所述管道锁存器控制电路的半导体集成电路包括读取命令控制单元100、管道控制信号发生单元200、管道输入控制単元300、管道锁存器单元400和数据输出单元500。读取命令控制单元100响应于内部时钟CLK、控制信号Ctrl和第一信号Read_com而产生读取信号Read。施加至读取命令控制单元100的控制信号Ctrl是由模式寄存器设置(MRS，Moderegister set)激活的信号或测试模式信号。參见图3,第一信号Read_com与时钟ex_clk同步地而以姆四个时钟ex_clk的周期(4女tCK)产生读取命令RD。在此实施例中，示范出第一信号Read_com每四个周期(4 * tCK)地产生读取命令RD。另外，示范出读取信号Read的脉冲宽度为ー个周期(I女tCK)。读取命令控制单元100选择第一信号Read_com作为读取信号Read。另ー方面,读取命令控制单元100可以将通过响应于内部时钟CLK将第一信号Read_com延迟所得的信号选择作为读取信号Read。在此情况下，读取命令控制单元100响应于控制信号Ctrl而输出读取信号Read。图3是根据一个实施例的读取信号和管道控制信号的时序图。參见图3,管道控制信号发生单兀200响应于读取信号Read而产生管道输入信号PINB。在此实施例中，示出了管道输入信号PINB是读取信号Read的反相信号。管道输入控制単元300响应于管道输入信号PINB而产生管道控制信号PINB〈0:2>。多个管道控制信号PINB〈0: 2>是指响应于管道输入信号PINB而以每预定个时钟地被顺序激活的信号。当管道输入信号PINB输入至管道输入控制单元300时，管道输入控制单元300根据输入信号的逻辑电平转变而以每预定个时钟地产生管道控制信号PINB〈0:2>。管道锁存器単元400响应于管道控制信号PINB〈0:2>而顺序地储存输入数据DATA_int0管道锁存器単元400包括第一管道锁存器至第三管道锁存器。第一管道锁存器响应于第一管道控制信号PINB〈0>而储存输入数据DATAjnt。第二管道锁存器响应于第二管道控制信号PINB〈1>而储存输入数据DATA_int。第三管道锁存器响应于第三管道控制信号PINB<2>而储存输入数据DATAjnt。数据输出单元500响应于输出时钟CLK_do而输出储存在管道锁存器单元400的第一管道锁存器至第三管道锁存器中的输入数据DATA_int。图4说明根据ー个实施例的读取命令控制单元100。參见图4，读取命令控制单元100包括移位器110和选择单元120。读取命令控制单元100响应于内部时钟CLK、控制信号Ctrl和第一信号Read_com而产生读取信号Read。移位器110通过响应于内部时钟CLK将第一信号Read_com延迟来产生第二信号Read—dl。移位器110可以被配置成触发器，并且通过响应于内部时钟CLK将第一信号ReacLcom延迟来产生第二信号Rea本文档来自技高网...
【技术保护点】
一种管道锁存器控制电路，包括读取命令控制单元，所述读取命令控制单元被配置为接收第一信号并响应于控制信号产生读取信号，其中，所述读取命令控制单元响应于所述控制信号来选择所述第一信号、或选择通过根据内部时钟将所述第一信号延迟所得的第二信号，并产生选中的所述第一信号或所述第二信号作为所述读取信号。
【技术特征摘要】
2011.11.29 KR 10-2011-01261421.ー种管道锁存器控制电路，包括读取命令控制单元，所述读取命令控制单元被配置为接收第一信号并响应于控制信号产生读取信号， 其中，所述读取命令控制单元响应于所述控制信号来选择所述第一信号、或选择通过根据内部时钟将所述第一信号延迟所得的第二信号，并产生选中的所述第一信号或所述第ニ信号作为所述读取信号。2.如权利要求1所述的管道锁存器控制电路，其中，所述读取命令控制单元包括: 移位器，所述移位器被配置为通过响应于所述内部时钟将所述第一信号延迟来产生所述第二信号；以及 选择单元，所述选择単元被配置为响应于所述控制信号而选择所述第一信号或所述第ニ信号，并输出选中的所述第一信号或所述第二信号作为所述读取信号。3.如权利要求2所述的管道锁存器控制电路，其中，所述移位器为触发器。4.如权利要求1所述的管道锁存器控制电路，其中，所述读取命令控制单元包括: 移位器，所述移位器被配置为通过将所述第一信号延迟而产生所述第二信号；以及 选择单元，所述选择単元被配置为响应于所述控制信号而选择所述第一信号或所述第ニ信号，并输出选中的所述第一信号或所述第二信号作为所述读取信号。5.如权利要求4所述的管道锁存器控制电路，其中，所述移位器为延迟元件。6.如权利要求1所述的管道锁存器控制电路，其中，所述控制信号为模式寄存器设置或测试模式信号。7.如权利要求1所述的管道锁存器控制电路，其中，所述控制信号根据管道锁存器的数目确定所述第二信号的延迟量。8.如权利要求1所述的管道锁存器控制电路，其中，所述控制信号基于所述第一信号来控制CAS潜伏时间。9.一种半导体集成电路,包括: 读取命令控制单元，所述读取命令控制单元被配置为接收第一信号并响应于控制信号而产生读取信号； 管道控制信号发生单元，所述管道控制信号发生单元被配置为响应于所述读取信号而产生管道输入信号； 管道输入控制単元，所述管道输入控制単元被配置为响应于所述管道输入信号而产生管道控制信号； 管道锁存器単元，...
【专利技术属性】
技术研发人员：郑椿锡，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。