具有监控链及测试导线的集成电路测试结构制造技术

本发明专利技术涉及具有监控链及测试导线的集成电路测试结构。本发明专利技术的态样提供一种集成电路(integrated circuit；IC)测试结构。依据本发明专利技术的IC结构可包括：监控链，其第一端通过分别位于第一金属层级及第二金属层级的其中一个内的多条金属导线与第二端电性连接，其中，该第一金属层级与该第二金属层级垂直隔开；第一测试导线，位于该第一金属层级内并沿第一方向延伸，其中，该第一测试导线与该监控链电性绝缘；以及第二测试导线，位于该第二金属层级内并沿第二方向延伸，其中，该第二测试导线与该监控链及该第一测试导线电性绝缘，以及其中，该第一方向不同于该第二方向。

【技术实现步骤摘要】
具有监控链及测试导线的集成电路测试结构
本文中所揭露的主题涉及用于集成电路(integratedcircuit；IC)的方法及测试结构。尤其，本专利技术的态样涉及可测量IC芯片及其组件(例如金属层级层以及其中的层间介电质)的可靠性的测试及监控结构。
技术介绍
特定装置的各IC可由位于半导体衬底材料的一个或多个芯片上的数十亿互连装置例如晶体管、电阻器、电容器以及二极管组成。包括IC的产品的质量及可行性可至少部分依赖于用以制造该IC以及其中各种组件的结构的技术。IC的制造可包括两个阶段：前端工艺(front-end-of-line；FEOL)制造方法以及后端工艺(back-end-of-line；BEOL)制造方法。FEOL通常包括执行于晶圆上直到并包括形成第一“金属层级”(也就是将数个半导体装置连接在一起的金属导线)的制造制造方法。BEOL通常包括形成该第一金属层级之后的制造制造方法，包括所有后续金属层级的形成。为了使所制造的装置具有较大的可扩展性及精密度，可改变金属层级的数目以适合特定的应用，例如提供四至六个金属层级，或者在另外的例子中提供多达16个或更多的金属层级。两个或更多金属层级可通过使用垂直金属导线(也被称为“过孔”)电性互连。除其它中间金属层级以外，各过孔可穿过一个或多个层间介电材料区域。过孔可带来重大的制造挑战，因为单个断裂接触或电性短路可影响整个产品的操作。因此，在包括例如层间介电质特别薄的情况下以及在大量过孔的情况下，准确预测或以信号显示芯片级失效率可能尤为重要。传统的测试结构可包括长而交织的金属导线导电链。这些类型的测试结构可能为高电阻并引起失效率高估，因为测试电流与“漏”电流具有相似的量级。替代测试结构可能对电流变化更为敏感，但可能因其底层结构的不同而不测试最坏情形。
技术实现思路
本专利技术的第一态样提供一种集成电路(integratedcircuit；IC)测试结构，该测试结构包括：监控链，其第一端通过分别位于第一金属层级及第二金属层级的其中一个内的多条金属导线与第二端电性连接，其中，该第一金属层级与该第二金属层级垂直隔开；第一测试导线，位于该第一金属层级内并沿第一方向延伸，其中，该第一测试导线与该监控链电性绝缘；以及第二测试导线，位于该第二金属层级内并沿第二方向延伸，其中，该第二测试导线与该监控链及该第一测试导线电性绝缘，以及其中，该第一方向不同于该第二方向。本专利技术的第二态样提供一种集成电路(IC)测试结构，该测试结构包括：监控链，其第一端通过分别位于第一金属层级及第二金属层级的其中一个内的多条金属导线与第二端电性连接，其中，该第一金属层级与该第二金属层级垂直隔开；第一测试导线，位于该第一金属层级内并沿第一方向延伸，其中，该第一测试导线与该监控链电性绝缘；以及第二测试导线，位于该第二金属层级内并沿第二方向延伸，其中，该第一方向不同于该第二方向；互连过孔，与该第一测试导线及该第二测试导线的其中一条电性耦接，并自该第一金属层级延伸至该第二金属层级。本专利技术的第三态样提供一种集成电路(IC)测试结构，该测试结构包括：监控链，其第一端通过分别位于第一金属层级及第二金属层级的其中一个内的多条金属导线与第二端电性连接，其中，该第一金属层级与该第二金属层级垂直隔开；多条第一测试导线，分别位于该第一金属层级内并沿第一方向延伸，其中，各该多条第一测试导线与该监控链电性绝缘并横向位于该多条金属导线的其中两条之间；以及多条第二测试导线，分别位于该第二金属层级内并沿第二方向延伸，其中，各该多条第二测试导线与该监控链电性绝缘并横向位于该多条金属导线的其中两条之间，以及其中，该第一方向不同于该第二方向。附图说明从下面参照附图所作的本专利技术的各种态样的详细说明将更容易理解本专利技术的这些及其它特征，该些附图显示本专利技术的各种实施例，其中：图1显示依据本专利技术的实施例的IC测试结构在平面X-Y中的平面视图。图2显示依据本专利技术的实施例的该IC测试结构在平面X-Z中的部分剖视图。图3显示依据本专利技术的实施例的该IC测试结构在平面X-Z中的另一个部分剖视图。图4显示依据本专利技术的实施例的另一个IC测试结构在平面X-Y中的平面视图。图5显示依据本专利技术的实施例的又一个IC测试结构在平面X-Y中的平面视图。应当注意，本专利技术的附图并非按比例绘制。该些附图意图仅显示本专利技术的典型态样，因此不应当被认为限制本专利技术的范围。该些附图中，类似的附图标记表示该些附图之间类似的元件。具体实施方式本专利技术的各种态样可提供集成电路(IC)测试结构，该结构提供对错误或缺陷的敏感性，以及测试各种各样测试状况(例如是否存在过孔至过孔和/或过孔至导线故障)的能力。在一个实施例中，依据本专利技术的IC测试结构可包括监控链(作为一个组件)，其第一端通过分别位于该IC的第一或第二金属层级内的金属导线与第二端电性连接。本文中所使用的术语“监控链”通常指由位于两个或更多金属层级层内的金属导线及过孔组成的电子电路，且其可被构造为包括蛇形结构。具有蛇形结构的监控链可包括例如横向和/或垂直包覆其它电路元件的部分，从而提供与其它电路元件邻近并电性隔离的电路。在材料失效的情况下，位于同一材料内的监控链可能断开并因此在经受测试电压时产生零电流。IC的该第一及第二金属层级可相互垂直隔开，且该监控链本身可被设为蛇形监控链，其中，例如，该第一金属层级内的金属导线分别沿第一方向延伸，而该第二金属层级内的各金属导线可分别沿不同的第二方向延伸。除该监控链以外，该IC测试结构还可包括位于该第一金属层级内但与该监控链电性绝缘的一条或多条第一测试导线，以使该第一测试导线基本平行于该第二金属层级内的该监控链的该金属导线延伸。该IC结构还可包括位于该第二金属层级内并沿该第二方向延伸但与该监控链及该第一测试导线电性绝缘的一条或多条第二测试导线。请参照图1，其显示依据本专利技术的实施例的IC测试结构10的平面视图。IC测试结构10可位于IC芯片12内，该IC芯片可在其中包括多个层，这些层中的至少两层被分别设为第一及第二金属层级。在图1(加上图4及5)中，位于第一金属层级M1内的元件不用交叉影线表示，而位于第二金属层级MN内的元件用交叉影线表示。金属层级M1、MN的侧剖视图提供于图2及3中，并在本文中其它地方讨论，以进一步说明。作为直接相邻的金属层级或者具有中间金属及绝缘体层级(图1省略)位于其间，第一与第二金属层级M1、MN可相互垂直隔开(例如沿图2及3中所示的“Z”轴)。IC测试结构10可包括监控链14，该监控链在第一端16与第二端18之间延伸，以形成具有蛇形路径的连续电路，包括IC芯片12的第一金属层级M1及第二金属层级MN内的部分。第一端16可与第一测试垫20电性耦接，而第二端18可与第二测试垫22电性耦接。尽管第一端16与第一测试垫20显示为位于第二金属层级MN中而第二端18及第二测试垫22显示为位于第一金属层级M1中，但应当理解，监控链14可开始并结束于相同的金属层级，但在其部分延伸穿过不同的金属层级。监控链14可包括多条金属导线24，各该金属导线可由任意当前已知或以后开发的电性导电材料组成，包括例如铜(Cu)、铝(Al)、银(Ag)、金(Au)、其组合等。在操作期间，测试电流和/或电压可施加于监控链14，以本文档来自技高网...

【技术保护点】
一种集成电路测试结构，包括：监控链，其第一端通过分别位于第一金属层级及第二金属层级的其中一个内的多条金属导线与第二端电性连接，其中，该第一金属层级与该第二金属层级垂直隔开；第一测试导线，位于该第一金属层级内并沿第一方向延伸，其中，该第一测试导线与该监控链电性绝缘；以及第二测试导线，位于该第二金属层级内并沿第二方向延伸，其中，该第二测试导线与该监控链及该第一测试导线电性绝缘，以及其中，该第一方向不同于该第二方向。

【技术特征摘要】
2015.09.23 US 14/862,5871.一种集成电路测试结构，包括：监控链，其第一端通过分别位于第一金属层级及第二金属层级的其中一个内的多条金属导线与第二端电性连接，其中，该第一金属层级与该第二金属层级垂直隔开；第一测试导线，位于该第一金属层级内并沿第一方向延伸，其中，该第一测试导线与该监控链电性绝缘；以及第二测试导线，位于该第二金属层级内并沿第二方向延伸，其中，该第二测试导线与该监控链及该第一测试导线电性绝缘，以及其中，该第一方向不同于该第二方向。2.如权利要求1所述的集成电路测试结构，其中，该第一测试导线包括位于该第一金属层级内并沿该第一方向延伸的多条第一测试导线的其中一条，以及其中，各该多条第一测试导线与沿该第二方向延伸并位于该第一金属层级内的第一脊导线电性连接。3.如权利要求2所述的集成电路测试结构，其中，该多条第一测试导线的至少其中一条横向位于该多条金属导线的其中两条之间。4.如权利要求2所述的集成电路测试结构，其中，该第二测试导线包括位于该第二金属层级内并沿该第二方向延伸的多条第二测试导线的其中一条，以及其中，各该多条第二测试导线与沿该第一方向延伸并位于该第二金属层级内的第二脊导线电性连接。5.如权利要求5所述的集成电路测试结构，其中，该多条第二测试导线的至少其中一条横向位于该多条金属导线的其中两条之间。6.如权利要求1所述的集成电路测试结构，还包括在该监控链的该第一端及该第二端之间与该监控链电性耦接的测试垫。7.如权利要求1所述的集成电路测试结构，其中，各该第一及第二测试导线不具有与其电性连接的过孔。8.如权利要求1所述的集成电路测试结构，其中，至少一个中间金属层级将该第一金属层级与该第二金属层级隔开。9.一种集成电路测试结构，包括：监控链，其第一端通过分别位于第一金属层级及第二金属层级的其中一个内的多条金属导线与第二端电性连接，其中，该第一金属层级与该第二金属层级垂直隔开；第一测试导线，位于该第一金属层级内并沿第一方向延伸，其中，该第一测试导线与该监控链电性绝缘；以及第二测试导线，位于该第二金属层级内并沿第二方向延伸，其中，该第一方向不同于该第二方向；互连过孔，与该第一测试导线及该第二测试导线的其中一条电性耦接，并自该第一金属层级延伸至该第二金属层级。10.如权利要求9所述的集成电路测试结构，其中，该第一测试导线包括位于该第一金属层级内并沿该第一方向延伸的多条...

【专利技术属性】
技术研发人员：A·T·金，C·J·克里斯琴森，王平川，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛,KY