【技术实现步骤摘要】
本专利技术属于FPGA
,具体涉及一种FPGA内插互连测试扫描链电路。
技术介绍
在现场可编程门阵列FPGA的设计实现中,互连(Interconnect)的测试一直是比 较难以解决的问题。互连线和互连开关很多而且在芯片内部,通常要耗费很多时间和配置 文件来定位到出问题的互连线或互联开关的位置。通常测试的方法是在芯片内选定好一条 互连路径,将这条路径接到IO上,从输入IO加入激励,在输出IO观察输出是否与输入一 样。这种方法的缺陷就在于,如果把互连路径拉得很长,那么一旦路径上有错,要去定位这 个错误就比较困难;而如果路径很短,则需要编写大量的配置文件来覆盖整个芯片。为了降低互连线和互连开关的测试难度,节省测试时间。本专利技术在我们设计的 FPGA芯片中利用可编程逻辑单元中的触发器作为扫描用的触发器,在芯片中插入互连测试 专用的扫描链,并设置扫描模式用来测试互连线和互连开关。由于我们复用了触发器的,所 以因插入扫描链而增加的面积微乎其微,但同时却可以大幅降低互连测试的难度。
技术实现思路
本专利技术的目的在于提供一种改进的FPGA中的可编程逻辑电路,以降低互连测试难度。针对FPGA中互连结构复杂,难以测试的缺点,本专利技术在FPGA的可编程逻辑部分, 插入互连测试用扫描链。具体是利用芯片中可编程逻辑部分的触发器,相互串联形成一条 扫描链,专门用于互连线的测试,并用一个扫描模式信号进行控制;同时,可以根据需要,通 过IO将扫描链分割成几段,这也可以提高扫描链的灵活性。整个芯片中的扫描链电路如图1所示,每一列可编程逻辑块中扫描链是从顶部串 连到底部,然后再反 ...
【技术保护点】
一种FPGA内插互连测试用扫描链电路,其特征在于在FPGA的可编程逻辑部分,利用芯片中可编程逻辑部分的触发器,相互串联形成一条扫描链,专门用于互连线的测试,并用一个扫描模式信号进行控制;同时,根据需要,通过IO将扫描链分割成几段,以提高扫描链的灵活性。
【技术特征摘要】
一种 FPGA内插互连测试用扫描链电路,其特征在于在FPGA的可编程逻辑部分,利用芯片中可编程逻辑部分的触发器,相互串联形成一条扫描链,专门用于互连线的测试,并用一个扫描模式信号进行控制;同时,根据需要,通过IO将扫描链分割成几段,以提高扫描链的灵活性。2.根据权利要求1所述的FPGA内插互连测试用扫描链电路,其特征在于每一列可编程 逻辑块中扫描链是从顶部串连到底部,然后再反穿回顶部;整个芯片中各列扫描链的数据 端和扫描控制信号相互串连起来,可配置成从左向右传输或者从右向左传输;每一列的扫 描链的扫描输入从两边的扫描链输出来,或者从该列顶部的IO输出来,扫描结果从...
【专利技术属性】
技术研发人员:王元,陈星,陈利光,来金梅,王健,
申请(专利权)人:复旦大学,
类型:发明
国别省市:31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。