半导体结构及其形成方法技术

公开一种具有锥形镶嵌孔口的半导体结构。该半导体结构包括位于层间介电(ILD)层上方的蚀刻停止层、位于蚀刻停止层上方的低k介电层、以及至少进入低k介电层中的锥形孔口；其中，使用铜(Cu)填充锥形孔口，孔口的安装表面部分的宽度从第一较宽宽度向内锥化至在孔口的底部表面部分处的第二较窄宽度，并且锥形孔口的底部表面部分的宽度小于50nm。本发明专利技术还公开了制造半导体结构的相关方法。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体领域，更具体地，涉及半导体结构及其形成方法。
技术介绍
在集成电路设计中，用于形成金属线和通孔的常用的方法称为“镶嵌”。通常，该方法涉及在介电层中形成开口，该开口将竖直间隔的金属化层分离。通常使用常见的光刻和蚀刻技术形成开口。在该形成之后，用铜或铜合金填充开口。然后通过化学机械抛光(CMP)去除位于介电层的表面上的过量的铜。剩余的铜或铜合金形成通孔和/或金属线。与各个器件互连的金属化层通常包括金属间介电(IMD)层，互连结构(诸如通孔和导线)通过硅晶圆的表面上的薄膜的沉积、图案化和蚀刻的许多重复步骤形成在金属间介电层中。尽管过去最常使用铝和铝合金用于金属化层，但是目前趋势是使用铜(Cu)用于金属化层，因为铜具有比铝更好的电特性，诸如减小的电阻、更高的导电性、以及更高的熔点。如今，由于铜的低电阻率，通常在镶嵌结构中使用铜。通常，铜电镀到镶嵌开口中。如本领域中已知，为了镀铜，需要晶种层以提供低电阻率路径，并且因此使晶圆表面上方的电镀均匀，从而使镀液中的铜离子能够沉积。大部分情况下，用于各向异性沟槽蚀刻和双镶嵌形成的现有技术方法已经试图实现基本上本文档来自技高网...

【技术保护点】
一种半导体结构，包括：蚀刻停止层，位于层间介电(ILD)层上方；低k介电层，位于所述蚀刻停止层上方；以及至少进入所述低k介电层中的锥形孔口；其中，使用铜(Cu)填充所述锥形孔口，所述孔口的安装表面部分的宽度从第一较宽宽度向内锥化至在所述孔口的底部表面部分处的第二较窄宽度，并且所述锥形孔口的底部表面部分的宽度小于50nm。

【技术特征摘要】
2015.10.30 US 14/928,6331.一种半导体结构，包括：蚀刻停止层，位于层间介电(ILD)层上方；低k介电层，位于所述蚀刻停止层上方；以及至少进入所述低k介电层中的锥形孔口；其中，使用铜(Cu)填充所述锥形孔口，所述孔口的安装表面部分的宽度从第一较宽宽度向内锥化至在所述孔口的底部表面部分处的第二较窄宽度，并且所述锥形孔口的底部表面部分的宽度小于50nm。2.根据权利要求1所述的半导体结构，其中，所述锥形孔口穿过所述低k介电层并且在所述蚀刻停止层处停止。3.根据权利要求1所述的半导体结构，进一步包括覆盖所述孔口的侧壁和所述底部表面的阻挡层。4.根据权利要求3所述的半导体结构，进一步包括位于所述阻挡层上方的晶种层。5.根据权利要求1所述的半导体结构，其中，所述蚀刻停止层包括选自基本上包含SiC、SIN、正硅酸乙酯(TEOS)或硬质黑钻石(HBD)的组的材料。6.根据权利要求1所述的半导体结构，其中，所述低k介电层包括具有约为3的介电常数的低介电常数材料或具有约为2.5的介电常数的超低介电常数材料。7.根据权利要求3所述的半导体结构，其中，所述阻挡层包括选自基本上包含氮化钽、钽、...

【专利技术属性】
技术研发人员：陈威廷，张哲诚，吕祯祥，刘又诚，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71