半导体存储器及其操作方法技术

本发明专利技术的实施例公开了一种包括第一存储单元、第二存储单元、第一导线和第二导线的器件及其操作方法。第一导线与第二导线电断开。第一导线接收用于多个第一存储器单元的第一电源电压。第二导线接收用于多个第二存储器单元的第二电源电压，第二电源电压独立于第一电源电压。

Semiconductor memory and operation method thereof

Embodiments of the present invention disclose a device including a first memory cell, a second memory cell, a first conductor, and a second wire, and an operation method thereof. The first conductor is electrically disconnected from the second conductor. The first wire receives a first supply voltage for a plurality of first memory cells. The second wire receives a second supply voltage for a plurality of second memory cells, the second supply voltage independent of the first supply voltage.

【技术实现步骤摘要】
半导体存储器及其操作方法
本专利技术的实施例总体涉及半导体领域，更具体地，涉及半导体存储器件及其操作方法。
技术介绍
半导体存储器件包括例如静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。在一些方法中，SRAM器件包括SRAM阵列，并且SRAM阵列包括存储器单元。存储器单元通常包括连接至位线和字线的晶体管。位线和字线用于从存储器单元读取数据和向存储器单元写入数据。
技术实现思路
根据本专利技术的一个方面，提供了一种半导体存储器件，包括：多个第一存储器单元和多个第二存储器单元；以及第一导线和第二导线，其中，所述第一导线与所述第二导线电断开；所述第一导线被配置为接收用于所述多个第一存储器单元的第一电源电压；和所述第二导线被配置为接收用于所述多个第二存储器单元的的第二电源电压，所述第二电源电压独立于所述第一电源电压。根据本专利技术的另一个方面，提供了一种半导体存储器件，包括：多个存储器单元；以及头部电路，被配置为为所述多个存储器单元提供第一电源电压，并且在写入操作期间为所述多个存储器单元提供小于所述第一电源电压的第二电源电压。根据本专利技术的又一个方面，提供了一种用于操作半导体存储器件的方法，包括：提供用于多个存储器单元的电源电压；以及在写入操作期间，为所述多个存储器单元提供小于所述电源电压的第一电压。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1A是根据本公开的一些实施例的静态随机存取存储器(SRAM)器件的示意图；图1B是根据本公开的一些实施例的图1A中的SRAM器件的一个存储器单元的电路图；图2A是根据本公开的一些实施例的包括与存储器单元相关联的电路的图1A中的SRAM器件的示意图；图2B是根据本公开的各个实施例的包括与存储器单元110相关的电路的图1A中的SRAM器件100的示意图。图3是示出根据本公开的一些实施例的图2A中的SRAM器件的操作的方法的流程图；图4是根据本公开的一些实施例的施加在图2A中的SRAM器件的信号的示意性时序图；以及图5是根据本公开的各种实施例的包括与存储器单元相关的各种电路的图1A中的SRAM器件的示意图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。本说明书中使用的术语通常具有它们在本领域和使用每个术语的特定上下文中的普通含义。本说明书中的示例的使用，包括本文所讨论的任何术语的示例，仅是说明性的，并且决不限制本公开或任何示例性术语的范围和含义。同样，本公开不限于本说明书中给出的各种实施例。虽然术语“第一”，“第二”等在本文中可以用于描述各种元件，但是这些元件不应受这些术语限制。这些术语用于将一个元件与另一个元件区分开。例如，在不脱离实施例的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和所有组合。图1A是根据本公开的一些实施例的静态随机存取存储器(SRAM)装置100的示意图。如图1A所示，SRAM器件100包括存储器单元110。为了说明，存储器单元110在存储器单元阵列105中以行和列布置。每列存储器单元110连接至一对位线BL和BLB。每行存储器单元110连接至对应的字线WL。在一些实施例中，一组存储器单元110连接至包括电源线111和112的电源线中的一根。为了说明，一列存储器单元110连接至电源线111，另一列存储器单元110连接至电源线112，如此类推。在图1A中示出了两列存储器单元110以及电源线111和112，但是它们是出于说明的目的给出的。不同列数的存储器单元和不同根数的电源线都在本公开的预期范围内。用于实现包括电源线111和112的电源线的各种导线也在本公开的预期范围内。在一些实施例中，包括电源线111和112的电源线彼此电气断开。为了说明，电源线111与电源线112和其他电源线(未示出)电气断开和/或独立，并且电源线112与其他电源线等电气断开和/或独立。为了说明，电源线111被配置为施加有电源电压VDD1，电源线112被配置为施加有电源电压VDD2，并且电源电压VDD1独立于电源电压VDD2。在一些实施例中，电源电压VDD1和VDD2是相同的，或者在不同实施例中，它们是不同的。图1B是根据本公开的一些实施例的图1A中的SRAM器件100的一个存储器单元110的电路图。为了在图1B中说明，存储器单元110包括两个传输门晶体管TN3和TN4，两个上拉晶体管TP1和TP2以及两个下拉晶体管TN1和TN2。传输门晶体管TN3和TN4分别连接至相应的字线WL并且连接至相应的位线BL和BLB。传输门晶体管TN3和TN4由对应的字线WL控制，并且分别在对应的位线BL和BLB处接收数据。上拉晶体管TP1和TP2连接至相应的电源线(例如，电源线111)，并且与该电源线一起操作，以便接收例如电源电压VDD1。上拉晶体管TP1和下拉晶体管TN1一起作为反相器操作，而上拉晶体管TP2和下拉晶体管TN2一起作为另一反相器操作。为了在图1B中说明，包括晶体管TP1和TN1的反相器和包括晶体管TP2和TN2的反相器在内部节点LQ和LQB处交叉耦合。每个存储器单元110中的上拉晶体管TP1和TP2以及下拉晶体管TN1和TN2一起用作存储所接收的数据的数据锁存器。为了说明关于图1B的操作，包括晶体管TP1、TP2、TN1和TN2的数据锁存器能够在内部节点LQ处存储逻辑数据。内部节点LQ的电压电平表示与存储在存储器单元110中的逻辑数据相对应的逻辑“1”或逻辑“0”。内部节点LQB具有与内部节点LQ的逻辑相反的逻辑。实现每一个存储器单元110中的晶体管的各种电路或器件均在本专利技术的预期范围内。此外，能够在存储器单元110中添加额外的电路或器件以控制晶体管的存取和/或操作。另外，上文所论述的每一个存储器单元110的配置或晶体管的数目是出于说明性目的给出。每个存储器单元110的各种配置或晶体管的数量均在本公开的预期范围内。换言之，本文中的存储器单元110具有多个变型。例如，在SRAM结构中通常使用6-晶体管(6T)、8-晶体管(8T)、12-晶体管(12T)和14-晶体管(14T)。本领域的普通技术人员将认识到，仅是出于说明的目的给出了上述描述。如图1A所说明性地示出，在一些实施例中，SRAM器件100还包括电源电路120。电源电路120连接至包括电源线111和112的电源线。为了说明，电源电路120被配置为分别通过电源线111和112提供用于相应存储器单元110的电源电压V本文档来自技高网...

【技术保护点】
一种半导体存储器件，包括：多个第一存储器单元和多个第二存储器单元；以及第一导线和第二导线，其中，所述第一导线与所述第二导线电断开；所述第一导线被配置为接收用于所述多个第一存储器单元的第一电源电压；和所述第二导线被配置为接收用于所述多个第二存储器单元的的第二电源电压，所述第二电源电压独立于所述第一电源电压。

【技术特征摘要】
2015.12.17 US 62/269,057;2016.10.27 US 15/336,6331.一种半导体存储器件，包括：多个第一存储器单元和多个第二存储器单元；以及第一导线和第二导线，其中，所述第一导线与所述第二导线电断开；所述第一导线被配置为接收用于所述多个第一存储器单元的第一电源电压；和所述第二导线被配置为接收用于所述多个第二存储器单元的的第二电源电压，所述第二电源电压独立于所述第一电源电压。2.根据权利要求1所述的器件，还包括：头部电路，被配置为提供所述第一电源电压，并且被配置为在写入操作期间通过所述第一导线为所述多个第一存储器单元提供小于所述第一电源电压的电压。3.根据权利要求1所述的器件，还包括：头部电路，在写入操作期间，被配置为将所述第一导线与电源电压电断开。4.根据权利要求3所述的器件，还包括：控制电路，被配置为基于由所述多个第一存储器单元接收的数据信号来控制所述头部电路以使所述第一导线与所述...

【专利技术属性】
技术研发人员：吴威震，林志宇，林高正，詹伟闵，陈炎辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71