一种新型抗单粒子SRAM位单元制造技术

本发明专利技术公开了一种新型抗单粒子SRAM位单元，由NMOS反馈结构、PMOS反馈结构、传递结构、隔离结构与读写结构组成。本发明专利技术新型抗单粒子SRAM位单元只使用10个晶体管搭建即可实现：若仅单个存储点因单粒子而翻转，无论粒子影响时间，必定可以恢复；若两个第二存储点都因单粒子而翻转，同样可以恢复；每个存储点至少连接五个点，电容较大，翻转阈值大；电源与地之间最多串联一个PMOS和两个NMOS，压降小，可保证驱动能力；适用于传统6T位单元相同的读写电路，方便替代原有电路。

【技术实现步骤摘要】
一种新型抗单粒子SRAM位单元
本专利技术属于集成电路
，具体地说，是涉及一种新型抗单粒子翻转的SRAM位单元。
技术介绍
为了满足用户对计算能力日益增长的需求，半导体工艺节点快速减小。半导体器件尺寸减小，导致晶体管节点电容的降低，而与此同时，电路的供电电压也在相应降低，于是节点上存储的电荷量更是急剧衰减。在这种情况下，单粒子事件（SingleEventPhenomena）引起的软错误（SoftError）不仅仅在空间应用中被重点考虑，在地面应用中也逐渐被重视。片上SRAM（静态随机存储器）一般占据片上大部分面积，因此，成为发生单粒子翻转（SingleEventUpset）软错误的重灾区。而同样因为工艺节点的降低，单粒子引起的电荷共享效应和寄生双极晶体管效应使得电路中多个节点翻转，造成更高的软错误率（SoftErrorRate）。因辐射粒子引起的软错误严重影响了系统的稳定性，为了缓解软错误，集成电路系统设计人员从各层次对系统进行加固。在对SRAM位单元（BitCell）的加固设计方面，T.Calin等在IEEETransactionsonNuclearScience的文章“UpsethardenedmemorydesignforsubmicronCMOStechnology”给出了一种经典的加固方式DICE结构（DualInterlockedStorageCell）。若用于SRAM，这是一个12个晶体管（12T）。该结构使用双反馈结构，使得其中任何一个存储节点出现翻转时，可以通过另一个反馈结构进行及时修正。但是在该结构中，若一个存储节点出现翻转，直接导致控制其恢复的2个节点失去驱动，处于一种非常不稳定状态，所以一旦辐射粒子影响到任何其他任何一个存储节点，该单元的存储信息就会翻转，无法修正。S.M.Jahinuzzaman等在IEEETransactionsonNuclearScience的文章“ASoftErrorTolerant10TSRAMBit-CellwithdifferentialReadCapability”给出了一种同样较为经典的结构Quatro-10T。该结构增加了存储节点对其恢复节点影响的阻抗，使得该结构对能量较小的例子具有较好的免疫能力，但是一旦粒子效果持续时间较长，使得粒子效应扩散到其恢复节点，该单元存储的信息就会翻转，无法修正。还有较多基于原始的6T结构的设计的改进结构，这些结构在不改变原有位单元结构的情况下，添加辅助晶体管，使得粒子影响扩散速度降低，或基于某种已有的加固结构增加其读写能力等，因为这些结构仍然基于原始的6T结构，很难在单点持续较长时间的翻转下保持原有信息。从当前已有的技术方案看，加固设计仍然是面积、速度、稳定性和可行性的权衡，单纯针对位单元的加固设计中，几乎没有单点翻转修复、支持部分多点翻转修复、压降小、兼容6T读写电路且使用晶体管较少的设计。
技术实现思路
本专利技术针对上述现有技术的不足，给出了一种新型的抗单粒子SRAM位单元结构，该结构具有单点翻转修复、支持部分多点翻转修复、压降小、兼容6T读写电路且只使用10个晶体管等优点。。为实现上述专利技术目的，本专利技术提采用下述技术方案予以实现：一种新型抗单粒子SRAM位单元，其包括NMOS反馈结构，包括第一NMOS和第二NMOS，所述第一NMOS和所述第二NMOS的源极接地，所述第一NMOS的漏极接所述第二NMOS的栅极，所述第二NMOS的漏极接所述第一NMOS的栅极，所述第一NMOS的漏极是第一正存储点Q，所述第二NMOS的漏极是第一反存储点QN；PMOS反馈结构，包括第一PMOS和第二PMOS，所述第一PMOS和所述第二PMOS的源极接电源，所述第一PMOS的漏极接所述第二PMOS的栅极，所述第二PMOS的漏极接所述第一PMOS的栅极，所述第一PMOS的漏极是第二正存储点QU，所述第二PMOS的漏极是第二反存储点QUN；传递结构，包括第三NMOS和第四NMOS，所述第三NMOS和所述第四NMOS的源极接地，所述第三NMOS的栅极接所述第一正存储点Q，所述第三NMOS的漏极接所述第二反存储点QUN，所述第四NMOS的栅极接所述第一反存储点QN，所述第四NMOS的漏极接所述第二正存储点QU；隔离结构，包括第五NMOS和第六NMOS，所述第五NMOS的源极接所述第一正存储点Q，所述第五NMOS的漏极和栅极接所述第二正存储点QU，所述第六NMOS的源极接所述第一反存储点QN，所述第六NMOS的漏极和栅极接所述第二反存储点QUN；读写结构，包括第七NMOS和第八NMOS，所述第七NMOS和所述第八NMOS的栅极接字线WL，所述第七NMOS的源极接正位线BL，所述第七NMOS的漏极接所述第一正存储点Q，所述第八NMOS的源极接反位线BLN，所述第八NMOS的漏极接所述第一反存储点QN。与现有技术相比，本专利技术的优点和积极效果是：本专利技术新型抗单粒子SRAM位单元只使用10个晶体管搭建即可实现：若仅单个存储点因单粒子而翻转，无论粒子影响时间，必定可以恢复；若两个第二存储点都因单粒子而翻转，同样可以恢复；每个存储点至少连接五个点，电容较大，翻转阈值大；电源与地之间最多串联一个PMOS和两个NMOS，压降小，可保证驱动能力；适用于传统6T位单元相同的读写电路，方便替代原有电路。结合附图阅读本专利技术的具体实施方式后，本专利技术的其他特点和优点将变得更加清楚。附图说明图1是本专利技术具体实施例的示意图。具体实施方式下面结合附图和具体实施方式对本专利技术的技术方案作进一步详细的说明。如图1所示，本实施例新型抗单粒子SRAM位单元由NMOS反馈结构、PMOS反馈结构、传递结构、隔离结构与读写结构组成。NMOS反馈结构包括第一NMOS（N1）和第二NMOS（N2）。第一NMOS（N1）和第二NMOS（N2）的源极接地（GND），第一NMOS（N1）的漏极接第二NMOS（N2）的栅极，第二NMOS（N2）的漏极接第一NMOS（N1）的栅极。其中，第一NMOS（N1）的漏极是第一正存储点（Q），第二NMOS（N2）的漏极是第一反存储点（QN）。PMOS反馈结构包括第一PMOS（P1）和第二PMOS（P2）。第一PMOS（P1）和第二PMOS（P2）的源极接电源（VDD），第一PMOS（P1）的漏极接第二PMOS（P2）的栅极，第二PMOS（P2）的漏极接第一PMOS（P1）的栅极。其中，第一PMOS（P1）的漏极是第二正存储点（QU），第二PMOS（P2）的漏极是第二反存储点（QUN）。传递结构包括第三NMOS（N3）和第四NMOS（N4）。第三NMOS（N3）和第四NMOS（N4）的源极接地（GND），第三NMOS（N3）的栅极接第一正存储点（Q），第三NMOS（N3）的漏极接第二反存储点（QUN），第四NMOS（N4）的栅极接第一反存储点（QN），第四NMOS（N4）的漏极接第二正存储点（QU）。隔离结构包括第五NMOS（N5）和第六NMOS（N6）。第五NMOS（N5）的源极接第一正存储点（Q），第五NMOS（N5）的漏极和栅极接第二正存储点（QU），第六NMOS（N6）的源极接第一反存储点（QN），第六NMOS（N6）的漏极和栅极接第二反存储点（Q本文档来自技高网...

【技术保护点】
一种新型抗单粒子SRAM位单元，其特征在于，其包括NMOS反馈结构，包括第一NMOS和第二NMOS，所述第一NMOS和所述第二NMOS的源极接地，所述第一NMOS的漏极接所述第二NMOS的栅极，所述第二NMOS的漏极接所述第一NMOS的栅极，所述第一NMOS的漏极是第一正存储点Q，所述第二NMOS的漏极是第一反存储点QN；PMOS反馈结构，包括第一PMOS和第二PMOS，所述第一PMOS和所述第二PMOS的源极接电源，所述第一PMOS的漏极接所述第二PMOS的栅极，所述第二PMOS的漏极接所述第一PMOS的栅极，所述第一PMOS的漏极是第二正存储点QU，所述第二PMOS的漏极是第二反存储点QUN；传递结构，包括第三NMOS和第四NMOS，所述第三NMOS和所述第四NMOS的源极接地，所述第三NMOS的栅极接所述第一正存储点Q，所述第三NMOS的漏极接所述第二反存储点QUN，所述第四NMOS的栅极接所述第一反存储点QN，所述第四NMOS的漏极接所述第二正存储点QU；隔离结构，包括第五NMOS和第六NMOS，所述第五NMOS的源极接所述第一正存储点Q，所述第五NMOS的漏极和栅极接所述第二正存储点QU，所述第六NMOS的源极接所述第一反存储点QN，所述第六NMOS的漏极和栅极接所述第二反存储点QUN；读写结构，包括第七NMOS和第八NMOS，所述第七NMOS和所述第八NMOS的栅极接字线WL，所述第七NMOS的源极接正位线BL，所述第七NMOS的漏极接所述第一正存储点Q，所述第八NMOS的源极接反位线BLN，所述第八NMOS的漏极接所述第一反存储点QN。...

【技术特征摘要】
1.一种新型抗单粒子SRAM位单元，其特征在于，其包括NMOS反馈结构，包括第一NMOS和第二NMOS，所述第一NMOS和所述第二NMOS的源极接地，所述第一NMOS的漏极接所述第二NMOS的栅极，所述第二NMOS的漏极接所述第一NMOS的栅极，所述第一NMOS的漏极是第一正存储点Q，所述第二NMOS的漏极是第一反存储点QN；PMOS反馈结构，包括第一PMOS和第二PMOS，所述第一PMOS和所述第二PMOS的源极接电源，所述第一PMOS的漏极接所述第二PMOS的栅极，所述第二PMOS的漏极接所述第一PMOS的栅极，所述第一PMOS的漏极是第二正存储点QU，所述第二PMOS的漏极是第二反存储点QUN；传递结构，包括第三NMOS和第四NMOS，所述第三NMOS和所述第四NMOS的源...

【专利技术属性】
技术研发人员：周沈刚，李任伟，贾瑞，
申请(专利权)人：青岛朗思信息科技有限公司，
类型：发明
国别省市：山东,37