印刷电路板以及包括该印刷电路板的半导体封装制造技术

本公开提供印刷电路板以及包括该印刷电路板的半导体封装。可以提供一种减小半导体封装的厚度并改善半导体封装的可靠性的印刷电路板(PCB)、包括该PCB的半导体封装以及制造该PCB的方法。PCB可以包括具有至少一个基底层的基板基底以及设置在至少一个基底层的顶表面和底表面上的多个配线层，可以提供分别限定多个配线图案的多个配线层。多个配线层当中的至少一个配线层的一个配线图案的导电材料的弹性模量可以小于另一个配线图案的导电材料的弹性模量。

【技术实现步骤摘要】
印刷电路板以及包括该印刷电路板的半导体封装
本专利技术构思涉及印刷电路板(PCB)、包括该PCB的半导体封装和/或制造该PCB的方法，更具体地，涉及包括多个配线层的PCB、包括该PCB的半导体封装和/或制造该PCB的方法。
技术介绍
随着电子产业的快速发展和用户需求的增长，期望电子装置具有例如更多的功能和更小的尺寸。因此，包括在电子装置中的半导体封装也被期望具有更小的厚度。
技术实现思路
本专利技术构思提供可减小半导体封装的厚度并改善印刷电路板(PCB)的可靠性的PCB、包括该PCB的半导体封装和/或制造该PCB的方法。根据示例实施方式，一种PCB包括：基板基底，具有至少一个基底层；多个配线层，在至少一个基底层的顶表面和底表面上，该多个配线层分别限定多个配线图案，多个配线层当中的一个配线图案的导电材料的弹性模量小于多个配线层当中的另一个配线图案的导电材料的弹性模量。根据示例实施方式，一种PCB包括：基板基底，包括至少一个基底层；多个配线层，在至少一个基底层的顶表面和底表面上，该多个配线层分别限定多个配线图案，配线图案的一部分的金属的晶粒尺寸大于配线图案的另一部分的金属的晶粒尺寸。根据示例本文档来自技高网...

【技术保护点】
一种印刷电路板，包括：基板基底，包括至少一个基底层；和多个配线层，在所述至少一个基底层的顶表面和底表面上，所述多个配线层分别限定多个配线图案，所述多个配线层当中的一个配线图案的导电材料的弹性模量小于所述多个配线层当中的另一个配线图案的导电材料的弹性模量。

【技术特征摘要】
2016.01.18 KR 10-2016-00059881.一种印刷电路板，包括：基板基底，包括至少一个基底层；和多个配线层，在所述至少一个基底层的顶表面和底表面上，所述多个配线层分别限定多个配线图案，所述多个配线层当中的一个配线图案的导电材料的弹性模量小于所述多个配线层当中的另一个配线图案的导电材料的弹性模量。2.如权利要求1所述的印刷电路板，其中所述印刷电路板的顶表面是半导体芯片附接到其的芯片附接表面，所述印刷电路板的底表面是外连接端子附接到其的连接端子附接表面。3.如权利要求2所述的印刷电路板，其中所述多个配线图案当中的在所述基板基底的顶表面上的配线图案的导电材料的弹性模量大于所述多个配线图案当中的在所述基板基底的底表面上的配线图案的导电材料的弹性模量。4.如权利要求3所述的印刷电路板，其中所述基板基底包括至少两个堆叠的基底层，所述多个配线层包括至少三层，所述多个配线图案包括在所述基板基底的所述顶表面上的配线图案以及在所述基板基底的所述底表面上的配线图案，其中所述多个配线层的所述多个配线图案的导电材料的弹性模量从所述基板基底的所述底表面上的配线层到所述基板基底的所述顶表面上的配线层增大。5.如权利要求2所述的印刷电路板，其中所述多个配线图案当中的在所述基板基底的顶表面上的配线图案的导电材料的弹性模量小于所述多个配线图案当中的在所述基板基底的底表面上的配线图案的导电材料的弹性模量。6.如权利要求5所述的印刷电路板，其中所述基板基底包括至少两个堆叠的基底层，所述多个配线层包括至少三层，所述多个配线图案包括在所述基板基底的所述顶表面上的配线图案以及在所述基板基底的所述底表面上的配线图案，并且其中所述多个配线层的所述多个配线图案的导电材料的弹性模量从所述基板基底的所述底表面上的配线层到所述基板基底的所述顶表面上的配线层减小。7.如权利要求1所述的印刷电路板，其中所述基板基底包括至少两个堆叠的基底层，并且所述多个配线层包括至少三层，其中在所述多个配线图案当中，在所述基板基底中的配线图案的导电材料的弹性模量大于在所述基板基底的顶表面和底表面的每个上的配线图案的导电材料的弹性模量。8.如权利要求1所述的印刷电路板，其中由所述多个配线层限定的所述配线图案包括相同的金属，其中所述多个配线图案当中的至少一个配线图案的金属的晶粒尺寸大于所述多个配线图案当中的至少一个其它配线图案的金属的晶粒尺寸。9.一种印刷电路板，包括：基板基底，包括至少一个基底层；和多个配线层，在所述至少一个基底层的顶表面和底表面上，所述多个配线层分别限定多个配线图案，所述多个配线图案当中的一个配线图案的第一部分的金属的晶粒尺寸大于所述多个配线图案当中的所述一个配线图案的第二部分的金属的晶粒尺寸。10.如权利要求9所述的印刷电路板，其中在所述多个配线图案当中，在所述基板基底的第一表面上的配线图案的金属的晶粒尺寸小于在所述基板基底的第二表面上的配线图案的金属的晶粒尺寸，所述第二表面与所述第一表面相反。11.如权利要求9所述的印刷电路板，其中所述第一部分与所述基板基底的边缘相邻，所述第二部分与所述基板基底的中央相邻。12.如权利要求9所述的印刷电路板，其中所述基板基底包括至少两个堆叠的基底层，其中所述多个配线图案当中的第一配线图案的金属的晶粒尺寸大于所述多个配线图案当中的第二配线图案的金属的晶粒尺寸，所述第一配线图案在堆叠的基底层之间并且所述第二配线图案在所述堆叠的基底层的底表面或顶表面上。13.如权利要求9所述的印刷电路板，其中所述第一部分具有比所述第二部分小的弹性模量。14.一种半导体封装，包括：印刷电路板，包括，基板基底，具有至少一个基底层，和多个配线层，在所述至少一个基底层的顶表面和底表面上，所述多个配线层限定多个配线图案，所...

【专利技术属性】
技术研发人员：金东奭，赵京淳，S李，金裕德，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR