形成半导体光学器件的方法及半导体光学器件技术

本发明专利技术公开了一种半导体激光器二极管类型的掩埋异质结构(BH‑LD)。LD设置有台面、第一掩埋层和第二掩埋层，这里，掩埋层设置在台面两侧，以使台面顶部露出。台面包括下包覆层、有源层和上包覆层，这里，包覆层具有彼此相反的导电类型，并与掩埋层结合地构成载流子限制结构。第二掩埋层具有与第一掩埋层的平坦面叠置的平坦面，并且掩埋层的平坦面的部分的厚度比除了平坦面之外的部分的厚度薄。

【技术实现步骤摘要】
形成半导体光学器件的方法及半导体光学器件
本专利技术涉及一种形成半导体光学器件类型的半导体激光器二极管(LD)的方法以及由此形成的LD。
技术介绍
多个现有文献已报告了形成所谓的掩埋异质结构(BH)类型的LD的方法。一种用于BH-LD的典型方法包括如下步骤：(a)制备包括下包覆层、有源层和上包覆层在内的半导体叠层；(b)通过利用沿着一方向延伸的带状掩模对下包覆层、有源层和上包覆层的一部分进行蚀刻来形成台面；(c)选择性地生长第一掩埋层以掩埋台面；(d)通过部分地熔化第一掩埋层来使台面顶部露出；(e)在第一掩埋层以及台面的露出顶部上生长第二掩埋层；(f)通过部分地熔化第二掩埋层来使台面顶部露出；以及(g)在台面的露出顶部(其使上包覆层露出)上以及第二掩埋层上生长第三包覆层。使下包覆层的导电类型与上包覆层的导电类型相反，使下包覆层的导电类型与第二掩埋层的导电类型相匹配，并还使第一掩埋层的导电类型与上包覆层和第三包覆层的导电类型相匹配，从而可以形成BH-LD的电流限制结构。在加快光通信系统的传输速度的情况下，已强烈需要内部应用的LD可在高速下工作，并表现出优异的发射效率。为了提高发射效率，需要LD减小寄生电阻并增大有源层中的载流子限制。可以通过使由台面上方的掩埋层形成的窗口变窄来实现BH-LD中的载流子限制，这意味着上包覆层和/或上包覆层上方的第三包覆层不可避免地增大其寄生电阻。增大掺杂到上包覆层和/或上包覆层上方的第三包覆层中的p型杂质的掺杂浓度可以减小寄生电阻，但作为用于包覆层的典型p型掺杂剂的锌(Zn)原子表现出更快的扩散速度。扩散到有源层中的锌容易形成非辐射复合中心，这使BH-LD的发射效率下降。因此，本领域需要一种减小BH-LD的寄生电阻但不增大Zn的掺杂浓度的构造。
技术实现思路
本专利技术的第一方面涉及一种形成半导体光学器件的方法。该方法包括如下步骤：(a)形成台面；(b)通过选择性地生长第一掩埋层来掩埋台面；以及(c)在第一掩埋层以及台面顶部上生长第二掩埋层。台面包括具有第一导电类型的下包覆层(cladding)、有源层以及与具有与第一导电类型相反的第二导电类型的上包覆层，并使下包覆层的表面从台面两侧露出。具有第二导电类型且覆盖台面两侧的第一掩埋层具有平坦面和另一表面。平坦面邻近台面而另一表面远离台面，从而平坦面置于台面与另一表面之间。平坦面的表面取向反映了下包覆层的在形成台面的步骤中从台面两侧露出的表面的表面取向；并且平坦面的水平高度高于台面中的有源层的水平高度。在540℃至580℃的相对较低温度生长的第二掩埋层也具有平坦面和另一表面。第二掩埋层的平坦面与第一掩埋层的平坦面叠置并具有与第一掩埋层的平坦面的表面取向大致相同的表面取向，并且第二掩埋层的在第一掩埋层的平坦面的部分上的厚度比在第一掩埋层的另一表面的部分上的另一厚度薄。本专利技术的第二方面涉及一种半导体光学器件类型的具有掩埋异质结构的半导体激光器二极管(BH-LD)的构造。BH-LD包括台面、第一掩埋层和第二掩埋层。台面包括具有第一导电类型的下包覆层的一部分、有源层以及具有与所述第一导电类型相反的第二导电类型的上包覆层，这里，下包覆层在除了台面之外的部分包括具有表面取向的表面。设置在台面两侧的第一掩埋层具有平坦面和另一表面。平坦面的表面取向与下包覆层的表面的表面取向大致相同，而另一表面的表面取向具有比平坦面的指数高的指数。第二掩埋层覆盖第一掩埋层但使台面顶部露出，并具有平坦面和另一表面。第二掩埋层的平坦面与第一掩埋层的平坦面叠置，并具有与下包覆层的平坦面的表面取向大致相同的表面取向，而第二掩埋层的另一表面的表面取向具有比第二掩埋层的平坦面的指数高的指数。本专利技术的BH-LD的构造的特征在于：第二掩埋层的平坦面的厚度比第二掩埋层的另一表面的厚度薄。附图说明参考附图，通过阅读本专利技术的优选实施例的以下详细描述，将能更好地理解上述和其它目的、方面和优点，其中：图1是根据本专利技术的实施例的半导体光学器件的平面图；图2示出了沿着图1所示的线II-II截取的半导体光学器件的截面；图3示出了图2所示的半导体光学器件的主要部分的截面；图4A和图4B示出了形成半导体光学器件的工序；图5A和图5B示出了形成半导体光学器件的工序；图6A和图6B示出了形成半导体光学器件的工序；图7示出了磷化铟(InP)的多个表面取向的关于温度的归一化生长速率；图8示出了磷化铟(InP)的多个表面取向的关于氯甲烷(CH3Cl)流量的归一化生长速率；图9示出了磷化铟(InP)的多个表面取向的关于生长压力的归一化生长速率；图10示出了对图3所示的半导体光学器件进行修改而得到的半导体光学器件的截面；图11示出了常规半导体光学器件的截面。具体实施方式接下来，将参考附图对根据本专利技术的一些实施例进行描述。在各个实施例的描述中，将用彼此相同或相似的附图标记来表示彼此相同或相似的部件，而不做重复说明。实施例的半导体光学器件为具有掩埋异质结构的半导体激光器二极管(LD)的类型。图1是光学器件1A的平面图，而图2示出了沿着图1所示的线II-II截取的光学器件1A的截面图。如图1和图2所示，光学器件1A设置有形成在基板10上的半导体叠层，其中，半导体叠层设置有两个沟槽31和33，这两个沟槽31和33平行地延伸，以在两个沟槽31和33之间留出主要部分3。主要部分3包括有源层7，有源层7沿着沟槽31和33延伸并延伸至主要部分3的两端，从而形成表面7a和7b，表面7a和7b形成光学共振腔，该光学共振腔在表面7a和7b之间造成激光振荡。光学器件1A设置有可以作为LD阳极电极的焊盘21，以相对于主要部分3设置沟槽31。通过经由键合引线供应焊盘21中的载流子、电子或空穴，使得设置在主要部分3中的阳极电极可以电连接至外部。类似的是，LD1A设置有另一个焊盘23，以相对于主要部分3设置另一个沟槽33。焊盘23连接至主要部分3的阴极电极。通过与焊盘23的引线键合，主要部分3中的阴极可以电连接至外部。图3通过示出主要部分3的截面来放大示出主要部分3。主要部分3包括台面4、第一掩埋层9b、第二掩埋层11、第三包覆层13和接触层25，这里，台面4包括下包覆层5、有源层7和上包覆层9a。下包覆层5、有源层7和上包覆层9a依次生长在基板10上。基板10可以具有n型导电性，例如，基板可以由以浓度1.0×1018/cm3掺杂有锡(Sn)的n型InP制成。基板10的要进行晶体生长的主表面设置为(100)表面取向。下包覆层5具有与基板10的导电类型相同的导电类型，并可以由以浓度1.0×1018/cm3掺杂有硅(Si)的n型InP制成。下包覆层5可以具有200nm至2000nm的厚度。有源层7具有比下包覆层5的能带间隙波长短的能带间隙，即，有源层7的能带间隙能量大于下包覆层5的能带间隙能量，并且有源层7可以具有由InGaAsP或InGaAsP系中所涉及的其他材料制成的多量子阱(MQW)的结构。有源层7具有100nm至300nm的厚度。上包覆层9a具有与下包覆层5的导电类型相反的导电类型，并可以由以浓度1.0×1018/cm3掺杂有锌(Zn)的p型InP制成。上包覆层9a可以具有100nm至300nm的厚度。通过对下包覆层5、有源层7和上包覆本文档来自技高网...

【技术保护点】
一种形成半导体光学器件的方法，包括如下步骤：形成台面，所述台面包括第一导电类型的下包覆层、有源层以及与所述第一导电类型相反的第二导电类型的上包覆层，所述台面两侧使所述下包覆层的表面露出；掩埋所述台面，通过选择性地生长具有所述第二导电类型的第一掩埋层来掩埋所述台面，所述第一掩埋层将所述台面中的所述下包覆层、所述有源层和所述上包覆层的两侧覆盖起来，所述第一掩埋层具有位于所述台面侧的平坦面以及另一表面，所述平坦面的表面取向反映了所述下包覆层的从所述台面两侧露出的表面的表面取向，并且所述另一表面相对于所述平坦面具有更高指数的表面取向，所述平坦面的水平高度高于所述台面中的所述有源层的水平高度；以及生长第二掩埋层，在540℃至580℃之间的温度使所述第一导电类型的所述第二掩埋层在覆盖所述第一掩埋层的同时生长，所述第二掩埋层具有平坦面和另一表面，所述第二掩埋层的所述平坦面与所述第一掩埋层的所述平坦面叠置，并具有与所述第一掩埋层的所述平坦面的所述表面取向相同的表面取向，所述第二掩埋层在所述第一掩埋层的所述平坦面的部分中的厚度比在所述第一掩埋层的所述另一表面的部分中的另一厚度薄。

【技术特征摘要】
2016.01.14 JP 2016-0054321.一种形成半导体光学器件的方法，包括如下步骤：形成台面，所述台面包括第一导电类型的下包覆层、有源层以及与所述第一导电类型相反的第二导电类型的上包覆层，所述台面两侧使所述下包覆层的表面露出；掩埋所述台面，通过选择性地生长具有所述第二导电类型的第一掩埋层来掩埋所述台面，所述第一掩埋层将所述台面中的所述下包覆层、所述有源层和所述上包覆层的两侧覆盖起来，所述第一掩埋层具有位于所述台面侧的平坦面以及另一表面，所述平坦面的表面取向反映了所述下包覆层的从所述台面两侧露出的表面的表面取向，并且所述另一表面相对于所述平坦面具有更高指数的表面取向，所述平坦面的水平高度高于所述台面中的所述有源层的水平高度；以及生长第二掩埋层，在540℃至580℃之间的温度使所述第一导电类型的所述第二掩埋层在覆盖所述第一掩埋层的同时生长，所述第二掩埋层具有平坦面和另一表面，所述第二掩埋层的所述平坦面与所述第一掩埋层的所述平坦面叠置，并具有与所述第一掩埋层的所述平坦面的所述表面取向相同的表面取向，所述第二掩埋层在所述第一掩埋层的所述平坦面的部分中的厚度比在所述第一掩埋层的所述另一表面的部分中的另一厚度薄。2.根据权利要求1所述的方法，其中，形成所述台面的步骤包括如下步骤：制备基板，所述基板包括具有(100)表面取向的主平面；在所述基板的所述主平面上生长所述下包覆层、所述有源层和所述上包覆层，所述下包覆层的顶面具有(100)表面取向；以及去除所述台面两侧的所述下包覆层的一部分、所述有源层的一部分和所述上包覆层的一部分，以形成所述台面，所述下包覆层的所述表面从所述台面两侧露出，所述第一掩埋层的所述平坦面和所述第二掩埋层的所述平坦面具有所述(100)表面取向。3.根据权利要求1所述的方法，其中，形成所述台面的步骤包括如下步骤：在所述上包覆层的一部分中形成蚀刻掩模；对位于所述蚀刻掩模的两侧的部分中的所述上包覆层、所述有源层以及所述下包覆层的一部分进行蚀刻，掩埋所述台面的步骤包括如下步骤：在从所述蚀刻掩模露出的部分中选择性地生长所述第一掩埋层，关于所述蚀刻掩模，所述第一掩埋层的所述平坦面形成为与所述蚀刻掩模相邻，而所述第一掩埋层的所述另一表面形成为远离所述蚀刻掩模。4.根据权利要求3所述的方法，还包括如下步骤：在通过生长所述第一掩埋层来掩埋所述台面的步骤之后但在生长所述第二掩埋层的步骤之前使所述蚀刻掩模缩窄。5.根据权利要求1所述的方法，其中，掩埋所述台面的所述步骤包括如下步骤：选择性地生长所述第一掩埋层，使得所述第一掩埋层的所述平坦面的水平高度变得高于所述台面的顶部水平高度。6.根据权利要求1所述的方法，其中，生长所述第二掩埋层的所述...

【专利技术属性】
技术研发人员：渡边孝幸，
申请(专利权)人：住友电工光电子器件创新株式会社，
类型：发明
国别省市：日本,JP