半导体装置以及半导体装置的制造方法制造方法及图纸

本公开提供能抑制漏电流的半导体装置以及半导体装置的制造方法。半导体装置具有：半导体层；第一绝缘膜，设于所述半导体层之上，形成有第一开口；欧姆电极，经由所述第一开口与所述半导体层欧姆接触；栅电极，设于所述第一绝缘膜之上；以及第二绝缘膜，覆盖所述欧姆电极的所述栅电极侧的侧面的至少一部分，并与所述第一绝缘膜相连。述第一绝缘膜相连。述第一绝缘膜相连。

【技术实现步骤摘要】
半导体装置以及半导体装置的制造方法


[0001]本公开涉及半导体装置以及半导体装置的制造方法。

技术介绍

[0002]公开了一种半导体装置的制造方法，其在半导体层之上形成氮化硅膜，在氮化硅膜形成开口，在开口内形成欧姆电极。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本特开2019－216188号公报
[0006]近年来，半导体装置的微细化正在推进，随着微细化，漏电流恐怕会变大。

技术实现思路

[0007]本公开的目的在于提供能抑制漏电流的半导体装置以及半导体装置的制造方法。
[0008]本公开的半导体装置具有：半导体层；第一绝缘膜，设于所述半导体层之上，形成有第一开口；欧姆电极，经由所述第一开口与所述半导体层欧姆接触；栅电极，设于所述第一绝缘膜之上；以及第二绝缘膜，覆盖所述欧姆电极的所述栅电极侧的侧面的至少一部分，并与所述第一绝缘膜相连。
[0009]专利技术效果
[0010]根据本公开，能抑制漏电流。
附图说明
[0011]图1是表示第一实施方式的半导体装置的剖视图。
[0012]图2是表示第一实施方式的半导体装置的制造方法的剖视图(其一)。
[0013]图3是表示第一实施方式的半导体装置的制造方法的剖视图(其二)。
[0014]图4是表示第一实施方式的半导体装置的制造方法的剖视图(其三)。
[0015]图5是表示第一实施方式的半导体装置的制造方法的剖视图(其四)。
[0016]图6是表示第一实施方式的半导体装置的制造方法的剖视图(其五)。
[0017]图7是表示第一实施方式的半导体装置的制造方法的剖视图(其六)。
[0018]图8是表示第一实施方式的半导体装置的制造方法的剖视图(其七)。
[0019]图9是表示第一实施方式的半导体装置的制造方法的剖视图(其八)。
[0020]图10是表示第一实施方式的半导体装置的制造方法的剖视图(其九)。
[0021]图11是表示第一实施方式的变形例的半导体装置的剖视图。
[0022]图12是表示第二实施方式的半导体装置的剖视图。
[0023]图13是表示第二实施方式的半导体装置的制造方法的剖视图(其一)。
[0024]图14是表示第二实施方式的半导体装置的制造方法的剖视图(其二)。
[0025]图15是表示第二实施方式的半导体装置的制造方法的剖视图(其三)。
[0026]图16是表示第二实施方式的半导体装置的制造方法的剖视图(其四)。
[0027]图17是表示第二实施方式的第一变形例的半导体装置的剖视图。
[0028]图18是表示第二实施方式的第二变形例的半导体装置的剖视图。
[0029]图19是表示第二实施方式的第三变形例的半导体装置的剖视图。
[0030]图20是表示第二实施方式的第四变形例的半导体装置的剖视图。
[0031]附图标记说明
[0032]1、1A、2、2A、2B、2C、2D：半导体装置
[0033]10：基板
[0034]12：成核层
[0035]14：沟道层
[0036]16：阻挡层
[0037]18：帽层
[0038]20：层叠结构体
[0039]22：源电极
[0040]24：漏电极
[0041]222a、242a：侧面
[0042]222b、242b：侧面
[0043]26：钝化膜
[0044]26D：漏极开口
[0045]26G：栅极开口
[0046]26S：源极开口
[0047]26x：上表面
[0048]28：栅电极
[0049]30、32、34：绝缘膜
[0050]52、54：光致抗蚀剂
[0051]52D、52S、54D、54S：开口
[0052]62：金属层
[0053]221、241：下侧部分
[0054]222、242：上侧部分。
具体实施方式
[0055][本公开的实施方式的说明][0056]首先，列举本公开的实施方案来进行说明。
[0057]〔1〕本公开的一个方案的半导体装置具有：半导体层；第一绝缘膜，设于所述半导体层之上，形成有第一开口；欧姆电极，经由所述第一开口与所述半导体层欧姆接触；栅电极，设于所述第一绝缘膜之上；以及第二绝缘膜，覆盖所述欧姆电极的所述栅电极侧的侧面的至少一部分，并与所述第一绝缘膜相连。
[0058]覆盖欧姆电极的栅电极侧的侧面的至少一部分的第二绝缘膜与第一绝缘膜相连，因此欧姆电极通过第二绝缘膜与第一绝缘膜的上表面电绝缘。因此，能抑制以在欧姆电极
与栅电极之间的第一绝缘膜的上表面为路径的漏电流。
[0059]〔2〕在〔1〕中，也可以是，所述第一绝缘膜是氮化膜，所述第二绝缘膜是氧化膜。在该情况下，易于通过第一绝缘膜来保护半导体层的表面，此外，能通过欧姆电极的氧化来形成第二绝缘膜。
[0060]〔3〕在〔1〕或〔2〕中，也可以是，所述第二绝缘膜的厚度为3nm以上。第二绝缘膜越厚，越容易抑制漏电流。
[0061]〔4〕在〔1〕至〔3〕中的任一项中，也可以是，所述第二绝缘膜与所述第一绝缘膜的上表面相接。在该情况下，易于针对以欧姆电极与栅电极之间的第一绝缘膜的上表面为路径的漏电流提高电阻，易于抑制漏电流。
[0062]〔5〕在〔4〕中，也可以是，在剖视观察下，所述第二绝缘膜与所述第一绝缘膜的上表面相接达到3nm以上的范围。第二绝缘膜与第一绝缘膜的上表面相接的范围越宽，越容易抑制漏电流。
[0063]〔6〕本公开的另一个方案的半导体装置具有：半导体层；第一绝缘膜，设于所述半导体层之上，形成有第一开口和第二开口；欧姆电极，经由所述第一开口与所述半导体层欧姆接触；栅电极，经由所述第二开口与所述半导体层肖特基接触；以及第二绝缘膜，覆盖所述欧姆电极的所述栅电极侧的侧面，在剖视观察下，所述第二绝缘膜与所述第一绝缘膜的上表面相接达到3nm以上的范围，所述第一绝缘膜是氮化膜，所述第二绝缘膜是氧化膜。
[0064]在剖视观察下，覆盖欧姆电极的栅电极侧的侧面的第二绝缘膜与第一绝缘膜的上表面相接达到3nm以上的范围，因此欧姆电极通过第二绝缘膜与第一绝缘膜的上表面电绝缘。因此，能抑制以在欧姆电极与栅电极之间的第一绝缘膜的上表面为路径的漏电流。
[0065]〔7〕本公开的另一个方案的半导体装置的制造方法具有以下工序：在半导体层之上形成第一绝缘膜；在所述第一绝缘膜形成第一开口；形成经由所述第一开口与所述半导体层欧姆接触的欧姆电极；在所述第一绝缘膜之上形成栅电极；以及形成覆盖所述欧姆电极的所述栅电极侧的侧面的至少一部分并与所述第一绝缘膜相连的第二绝缘膜。
[0066]由于形成覆盖欧姆电极的栅电极侧的侧面的至少一部分并与第一绝缘膜本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具有：半导体层；第一绝缘膜，设于所述半导体层之上，形成有第一开口；欧姆电极，经由所述第一开口与所述半导体层欧姆接触；栅电极，设于所述第一绝缘膜之上；以及第二绝缘膜，覆盖所述欧姆电极的所述栅电极侧的侧面的至少一部分，并与所述第一绝缘膜相连。2.根据权利要求1所述的半导体装置，其中，所述第一绝缘膜是氮化膜，所述第二绝缘膜是氧化膜。3.根据权利要求1或2所述的半导体装置，其中，所述第二绝缘膜的厚度为3nm以上。4.根据权利要求1或2所述的半导体装置，其中，所述第二绝缘膜与所述第一绝缘膜的上表面相接。5.根据权利要求4所述的半导体装置，其中，在剖视观察下，所述第二绝缘膜与所述第一绝缘膜的上表面相接达到3nm以上的范围。6.一种半导体装置，具有：半导体层；第一绝缘膜，设于所述半导体层之上，形成...

【专利技术属性】
技术研发人员：加藤弘晃，
申请(专利权)人：住友电工光电子器件创新株式会社，
类型：发明
国别省市：