高性能导电垫PAD缓解应力的超薄3D扇出型封装结构及方法技术

本发明专利技术公开了一种高性能导电垫PAD缓解应力的超薄3D扇出型封装结构及方法，所述结构包括：硅基平台，其具有第一表面和第二表面，在第一表面制作有硅基槽，第二表面制作有硅通孔；芯片，所述芯片埋入硅基槽内；转接焊盘，所述转接焊盘制作在硅基平台的第一表面上；第一金属布线层，所述第一金属布线层将转接焊盘和芯片的焊盘引出；第二金属布线层，所述第二金属布线层将转接焊盘从硅通孔处引出到硅基平台的第二表面；第一阻焊层，所述第一阻焊层布置在硅基平台的第一表面，覆盖住第一金属布线层；第二阻焊层，所述第二阻焊层布置在硅基平台的第二表面，覆盖住第二金属布线层；所述第一阻焊层、第二阻焊层均设有开口，开口处用于将信号引出。号引出。号引出。

【技术实现步骤摘要】
高性能导电垫PAD缓解应力的超薄3D扇出型封装结构及方法

：
[0001]本专利技术属于半导体芯片的封装
，特别涉及高性能导电垫PAD缓解应力的超薄3D扇出型封装结构及方法。

技术介绍
：
[0002]随着科学技术的发展，扇出型三维封装由于可以高密度集成多功能异构芯片从而形成性能优异的微系统组件，受到越来越多的重视。扇出型三维封装技术形成的封装体互联密度高，相比传统的引线键合封装方案，具有更佳的性能优势，更轻薄的封装结构。在现有的三维封装技术中，导电垫Pad结构处存在应力集中的问题，而应力集中会潜在的损害金属布线层的结构；另外现有的三维封装技术中，Pad为单金属结构，而单金属结构应力可调的范围较小，难以匹配TSV通孔的孔底结构处的应力；除此之外，现有技术在制备TSV通孔和硅基槽时，采用的是一步法，而一步法工艺难度大，生成成本高。基于上述不足，本申请提出一种新的3D扇出型封装结构及方法。
[0003]公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路
：
[0004]本专利技术的目的在于提供高性能导电垫PAD缓解应力的超薄3D扇出型封装结构及方法，从而克服上述现有技术中的缺陷。
[0005]为了实现上述目的，本专利技术提供了一种高性能导电垫PAD缓解应力的超薄3D扇出型封装结构，包括：
[0006]硅基平台，其具有第一表面和第二表面，所述硅基平台在第一表面制作有硅基槽，第二表面制作有硅通孔；
[0007]芯片，所述芯片埋入硅基槽内；
[0008]转接焊盘，所述转接焊盘制作在硅基平台的第一表面上；
[0009]第一金属布线层，所述第一金属布线层将转接焊盘和芯片的焊盘引出；
[0010]第二金属布线层，所述第二金属布线层将转接焊盘从硅通孔处引出到硅基平台的第二表面；
[0011]第一阻焊层，所述第一阻焊层布置在硅基平台的第一表面，覆盖住第一金属布线层；
[0012]第二阻焊层，所述第二阻焊层布置在硅基平台的第二表面，覆盖住第二金属布线层；
[0013]所述第一阻焊层、第二阻焊层均设有开口，开口处用于将信号引出。
[0014]进一步的，作为优选，所述转接焊盘由至少一层金属布线结构构成。
[0015]进一步的，作为优选，所述转接焊盘由至少两层金属布线结构以错位叠加的方式构成。
[0016]进一步的，作为优选，所述第一金属布线层至少具有一层金属布线结构。
[0017]进一步的，作为优选，所述第二金属布线层至少具有一层金属布线结构。
[0018]本专利技术还提供一种高性能导电垫PAD缓解应力的超薄3D扇出型封装方法，包括以下步骤：
[0019]S1：准备硅基平台，硅基平台具有第一表面和第二表面，在硅基平台的第一表面制作转接焊盘；
[0020]S2：准备第一玻璃载板，将第一玻璃载板与硅基平台的第一表面进行键合；
[0021]S3：从硅基平台的第二表面对硅基平台进行减薄及硅通孔制作；
[0022]S4：在硅通孔处制作第二金属布线层，第二金属布线层将转接焊盘引出；
[0023]S5：在第二金属布线层上制作第二阻焊层，同时制作开口将第二金属布线层引出，在开口处制作信号引出结构，用于信号互联；
[0024]S6：准备第二玻璃载板，将第二玻璃载板与硅基平台上制作有信号引出结构的一面键合；
[0025]S7：拆除第一玻璃载板，并从硅基平台的第一表面制作硅基槽，在硅基槽内埋入芯片；
[0026]S8：对芯片和硅基槽的缝隙进行填充，并制作第一金属布线层，第一金属布线层将转接焊盘和芯片的焊盘引出；
[0027]S9：在第一金属布线层上制作第一阻焊层，同时制作开口将第一金属布线层引出，在开口处制作信号引出结构，用于信号互联。
[0028]进一步的，作为优选，所述S1制作转接焊盘时包括以下步骤：
[0029]S11：在硅基平台的第一表面上制作氧化层；
[0030]S12：在氧化层上制作金属布线层；
[0031]S13：在金属布线层上再次制作氧化层，并制作接触孔，将金属布线层引出。
[0032]进一步的，作为优选，所述S1制作转接焊盘时在S11步骤后，至少重复S12、S13一次。
[0033]进一步的，作为优选，所述金属布线层错位叠加。
[0034]进一步的，作为优选，所述S3制备的硅通孔为直孔或者斜孔。
[0035]与现有技术相比，本专利技术的一个方面具有如下有益效果：
[0036](1)本专利技术首先在硅基平台上制作转接pad，将转接pad与芯片自身的pad进行互联，再通过TSV通孔处将转接pad的信号引到芯片的背面，从而实现高密度三维集成封装；其中转接pad一方面可以缓解应力集中，可以降低因应力集中而潜在的损害金属布线层结构的风险，另一方面转接pad可以改善应力匹配，从而改善TSV通孔的孔底处的应力；
[0037](2)本专利技术TSV通孔和硅基槽是采用的分步法刻蚀制备的，可降低工艺难度，提升产品的可靠性。
附图说明：
[0038]图1为本专利技术中在硅基平台的第一表面制作氧化层的示意图；
[0039]图2为本专利技术中在氧化层上制备金属层的示意图；
[0040]图3为本专利技术在金属层上再次制备氧化层的示意图；
[0041]图4为本专利技术中硅基平台与第一玻璃载板键合的示意图；
[0042]图5为本专利技术中对硅基平台进行减薄的示意图；
[0043]图6为本专利技术中在硅基平台上制备TSV通孔的示意图；
[0044]图7为本专利技术在硅基平台第二表面制备钝化层的示意图；
[0045]图8为本专利技术在钝化层上制备第二金属线路层的示意图；
[0046]图9为本专利技术在第二金属线路层上制备第二阻焊层的示意图；
[0047]图10为本专利技术在第二阻焊层上制备信号引出结构的示意图；
[0048]图11为本专利技术的硅基平台与第二玻璃载板键合的示意图；
[0049]图12为本专利技术的硅基平台与第一玻璃载板解键合的示意图；
[0050]图13为本专利技术中在硅基平台上制备硅基槽以及埋入芯片的示意图；
[0051]图14为本专利技术中制备第一金属布线层的示意图；
[0052]图15为本专利技术中制备第一阻焊层及信号引出结构的示意图；
[0053]图16为本专利技术的硅基平台与第二玻璃载板解键合的示意图；
[0054]附图标记：100
‑
硅基平台、110
‑
硅基槽、120
‑
硅通孔、2
‑
芯片、3
‑
转接焊盘、30
‑
氧化层、31
‑
金属层、4
‑
第一金属布线层、5
‑
第二金属布线层、5本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高性能导电垫PAD缓解应力的超薄3D扇出型封装结构，其特征在于，包括：硅基平台，其具有第一表面和第二表面，所述硅基平台在第一表面制作有硅基槽，第二表面制作有硅通孔；芯片，所述芯片埋入硅基槽内；转接焊盘，所述转接焊盘制作在硅基平台的第一表面上；第一金属布线层，所述第一金属布线层将转接焊盘和芯片的焊盘引出；第二金属布线层，所述第二金属布线层将转接焊盘从硅通孔处引出到硅基平台的第二表面；第一阻焊层，所述第一阻焊层布置在硅基平台的第一表面，覆盖住第一金属布线层；第二阻焊层，所述第二阻焊层布置在硅基平台的第二表面，覆盖住第二金属布线层；所述第一阻焊层、第二阻焊层均设有开口，开口处用于将信号引出。2.根据权利要求1所述的一种高性能导电垫PAD缓解应力的超薄3D扇出型封装结构，其特征在于，所述转接焊盘由至少一层金属布线结构构成。3.根据权利要求2所述的一种高性能导电垫PAD缓解应力的超薄3D扇出型封装结构，其特征在于，所述转接焊盘由至少两层金属布线结构以错位叠加的方式构成。4.根据权利要求1所述的一种高性能导电垫PAD缓解应力的超薄3D扇出型封装结构，其特征在于，所述第一金属布线层至少具有一层金属布线结构。5.根据权利要求1所述的一种高性能导电垫PAD缓解应力的超薄3D扇出型封装结构，其特征在于，所述第二金属布线层至少具有一层金属布线结构。6.一种高性能导电垫PAD缓解应力的超薄3D扇出型封装方法，其特征在于，包括以下步骤：S1：准备硅基平台，硅基平台具有第一表面和第二表面，在硅基平台的第一表面制作转接焊盘；S2：准备第一玻璃载板，将第一...

【专利技术属性】
技术研发人员：吴阿妹，蒋兴龙，马书英，
申请(专利权)人：华天科技昆山电子有限公司，
类型：发明
国别省市：