半导体结构及其制造方法技术

一种半导体结构及其制造方法，所述方法包括：形成包括第二区域的衬底和凸出于所述衬底的第二鳍部；在第二鳍部上形成第二伪栅结构，包括伪栅氧化层和第二伪栅电极层；在第二伪栅结构侧壁表面形成侧壁层；对第二伪栅结构进行氧化处理；在衬底上形成介质层；去除第二伪栅电极层，在介质层内形成第二开口；去除伪栅氧化层；在第二开口中填充金属层，形成第二栅极结构。由于侧壁层的遮挡作用所述氧化处理不容易在第二伪栅结构侧壁形成侧壁氧化层，从而避免去除伪栅氧化层的工艺还去除侧壁氧化层，进而防止第二开口尺寸增大，避免金属层与第二栅极结构两侧的源、漏区的距离过小而引起接触孔插塞和第二栅极结构发生短路的问题，提高半导体器件电学性能。

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术涉及半导体领域，尤其涉及一种半导体结构及其制造方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET器件的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。鳍式场效应管按照功能区分主要分为核心(Core)器件和周边(I/O)器件(或称为输入/输出器件)。按照鳍式场效本文档来自技高网...

【技术保护点】
一种半导体结构的制造方法，其特征在于，包括：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述衬底包括第一区域和第二区域，凸出于所述第一区域衬底的鳍部为第一鳍部，凸出于所述第二区域衬底的鳍部为第二鳍部；在所述第一鳍部表面形成第一伪栅结构并在所述第二鳍部表面形成第二伪栅结构，其中，所述第一伪栅结构包括栅氧化层和第一伪栅电极层，所述第二伪栅结构包括伪栅氧化层和第二伪栅电极层；在所述第二伪栅结构的侧壁表面形成侧壁层；通过氧化处理在所述第一伪栅结构的侧壁表面形成侧壁氧化层；在所述半导体基底表面形成介质层，所述介质层与所述第一伪栅结构和第二伪栅结构齐平并露出所述第一伪栅电极层和第二伪栅电...

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述衬底包括第一区域和第二区域，凸出于所述第一区域衬底的鳍部为第一鳍部，凸出于所述第二区域衬底的鳍部为第二鳍部；在所述第一鳍部表面形成第一伪栅结构并在所述第二鳍部表面形成第二伪栅结构，其中，所述第一伪栅结构包括栅氧化层和第一伪栅电极层，所述第二伪栅结构包括伪栅氧化层和第二伪栅电极层；在所述第二伪栅结构的侧壁表面形成侧壁层；通过氧化处理在所述第一伪栅结构的侧壁表面形成侧壁氧化层；在所述半导体基底表面形成介质层，所述介质层与所述第一伪栅结构和第二伪栅结构齐平并露出所述第一伪栅电极层和第二伪栅电极层；去除所述第一伪栅电极层，暴露出部分栅氧化层并在所述介质层内形成第一开口；去除所述第二伪栅电极层，暴露出部分伪栅氧化层并在所述介质层内形成第二开口；去除所述第二开口底部的伪栅氧化层；在所述栅氧化层表面、第一开口侧壁以及第二开口的底部和侧壁上形成栅介质层；在所述第一开口和第二开口中填充金属层，位于所述第一开口中的栅氧化层、栅介质层和金属层用于构成第一栅极结构，位于所述第二开口中的栅介质层和金属层用于构成第二栅极结构。2.如权利要求1所述的半导体结构的制造方法，其特征在于，所述栅氧化层和伪栅氧化层的材料为氧化硅。3.如权利要求1所述的半导体结构的制造方法，其特征在于，在所述第二伪栅结构的侧壁表面形成侧壁层的步骤包括：形成覆盖所述第一、第二伪栅结构侧壁表面和顶部表面的初始侧壁膜；采用无掩膜刻蚀工艺去除所述第一、第二伪栅结构顶部表面的初始侧壁膜，在所述第一、第二伪栅结构的侧壁表面形成侧壁层；形成覆盖所述第二伪栅结构的图形层；以所述图形层为掩膜，去除所述第一伪栅结构侧壁表面的侧壁层；去除所述图形层。4.如权利要求3所述的半导体结构的制造方法，其特征在于，去除所述第一伪栅结构侧壁表面的侧壁层的工艺为干法刻蚀工艺或湿法刻蚀工艺。5.如权利要求4所述的半导体结构的制造方法，其特征在于，去除所述第一伪栅结构侧壁表面的侧壁层的工艺为干法刻蚀工艺，所述干法刻蚀工艺为等离子体干法刻蚀工艺。6.如权利要求4所述的半导体结构的制造方法，其特征在于，去除所述第一伪栅结构侧壁表面的侧壁层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸。7.如权利要求1所述的半导体结构的制造方法，其特征在于，所述侧壁层的材料为氮化硅。8.如权利要求7所述的半导体结构的制造方法，其特征在于，通过原子层沉积工艺形成所述氮化硅。9.如权利要求8所述的半导体结构的制造方法，其特征在于，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含硅和氮的前驱体，工艺温度为400摄氏度至600摄...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31