一种III-V CMOS型异质结场效应晶体管制造技术

本发明专利技术涉及半导体器件制造技术领域，具体涉及一种基于硅衬底的、结合了n沟道晶体管和p沟道晶体管的宽禁带III‑V CMOS型异质结场效应晶体管，该型异质结场效应晶体管材料采用MOCVD或MBE设备外延生长，由在高电阻率硅衬底上依次外延生长的第一多层晶格应变缓冲层、GaSb沟道层、AlGaSb势垒层、GaSb帽层、第二多层晶格应变缓冲层、GaAs沟道层、AlGaAs势垒层、及GaAs帽层构成。本发明专利技术可有效地提升p沟道晶体管迁移率，以改进III‑V中n沟道晶体管和p沟道晶体管迁移率巨大差别的问题，并提供高载流子速度与高驱动电流的宽禁带III‑V族晶体管通道，有效的改善晶体管等比例缩小过程中带来短沟道效应，降低功耗，克服摩尔定律，打破极限，维持半导体产业等比例缩小进程。

【技术实现步骤摘要】
一种III-VCMOS型异质结场效应晶体管
本专利技术属于半导体器件制造
，具体涉及一种III-VCMOS型异质结场效应晶体管。
技术介绍
根据摩尔定律，“集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍”。大抵而言，若在相同面积的晶圆下生产同样规格的IC，随着制程技术的进步，每隔一年半，IC产出量就可增加一倍，换算为成本，即每隔一年半成本可降低五成，平均每年成本可降低三成多。就摩尔定律延伸，IC技术每隔一年半推进一个世代。国际上半导体厂商基本都遵循着该项定律。但是，国际上最大的芯片制造厂商英特尔日前宣布将推迟旗下基于10纳米制造技术的Cannonlake芯片的发布时间，推迟至2017年下半年，而Cannonlake芯片原定的发布日期是2016年。英特尔公司首席执行官BrianKrzanich在电话会议上表示，“由于要用各类相关技术，而每一种技术都有其自身一系列的复杂性和难度，从14纳米到10纳米和从22纳米到14纳米不是一回事。如果想大规模生产，光刻技术会更加困难，而且，完成多样式步骤的数目会不断增加”。英特尔一直以来遵循每两年缩小晶体管体积本文档来自技高网...

【技术保护点】
一种III‑V CMOS型异质结场效应晶体管，其特征在于，包括P沟道晶体管和n沟道晶体管；P沟道晶体管在硅衬底上依次外延生长第一多层晶格应变缓冲层、GaSb沟道层及AlGaSb势垒层，AlGaSb势垒层上方生长第一GaSb帽层和第二GaSb帽层，所述GaSb沟道层与AlGaSb势垒层形成二维空穴气；所述第一GaSb帽层上形成有第一漏极，且AlGaSb势垒层上形成有第一栅极，第二GaSb帽层上形成有第一源极；n沟道晶体管在所述第二GaSb帽层上依次外延生长第二多层晶格应变缓冲层、GaAs沟道层及AlGaAs势垒层，AlGaAs势垒层上方生长第一GaAs帽层和第二GaAs帽层，所述GaAs沟道层与...

【技术特征摘要】
1.一种III-VCMOS型异质结场效应晶体管，其特征在于，包括P沟道晶体管和n沟道晶体管；P沟道晶体管在硅衬底上依次外延生长第一多层晶格应变缓冲层、GaSb沟道层及AlGaSb势垒层，AlGaSb势垒层上方生长第一GaSb帽层和第二GaSb帽层，所述GaSb沟道层与AlGaSb势垒层形成二维空穴气；所述第一GaSb帽层上形成有第一漏极，且AlGaSb势垒层上形成有第一栅极，第二GaSb帽层上形成有第一源极；n沟道晶体管在所述第二GaSb帽层上依次外延生长第二多层晶格应变缓冲层、GaAs沟道层及AlGaAs势垒层，AlGaAs势垒层上方生长第一GaAs帽层和第二GaAs帽层，所述GaAs沟道层与AlGaAs势垒层形成二维空穴气，且第一GaAs帽层上形成有第二源极，AlGaAs势垒层上形成有第二栅极，第二GaAs帽层上形成有第二漏极。2.根据权利要求1所述的III-VCMOS型异质结场效应晶体管，其特征在于，所述硅衬底为高电阻p型Si衬底，其材料为Si、SiC、GaN、蓝宝石或金刚石。3.根据权利要求1或2所述的III-VCMOS型异质结场效应晶体管，其特征在于，所述第一多层晶格应变缓冲层不掺杂，厚度为800～1800nm，从下至上先低温生长GaAs缓冲层，再高温生长GaAs/AlGaAs超晶格缓冲层，再采用梯度结构生长GaAsySb1-y缓冲层，再生长GaSb/AlGaSb超晶格缓冲层；y的值从1逐步降为0；GaSb/AlGaSb超晶格缓冲层中Al含量小于30％。4.根据权利要求3所述的III-VCMOS型异质结场效应晶体管，其特征在于，所述GaSb沟道层不掺杂，厚度...

【专利技术属性】
技术研发人员：黎明，陈汝钦，
申请(专利权)人：成都海威华芯科技有限公司，
类型：发明
国别省市：四川,51