半导体异质结及其发光晶体管制造技术

本发明专利技术公开了一种半导体异质结及其发光晶体管。半导体异质结包括宽带隙的ｎ＋型掺杂的电子发射区层、窄带隙的ｎ－型掺杂层、有源层，所述窄带隙的ｎ－型掺杂层通过突变异质结接触生长在宽带隙的ｎ＋型掺杂的电子发射区层上，所述有源层渐变生长在ｎ－型掺杂层上，在ｎ－型掺杂层／ｎ＋型掺杂层形成突变同型异质结，在靠近ｎ－型轻掺杂的结区一侧形成一个量子阱，ｎ＋型一侧形成势垒。在半导体异质结的ｎ－型掺杂层上再生长有源层、ｐ型掺杂层，然后再制作ｎ＋型电极、ｎ－型电极、ｐ型电极即得到发光晶体管。上述基于半导体异质结的发光晶体管，通过改变施加在ｎ－型掺杂层的电压可以控制电子的通过和截止，从而可以控制发光晶体管的发光强度。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体涉及一种半导体异质结；本专利技术还涉及一种基于该半导体异质结的发光晶体管。
技术介绍
制造发光器件的材料有很多种，制作方法也有所不同。半导体发光器件是指发光二极管和激光器等器件等，发光波长覆盖范围从红外到紫外区间。在制作这些发光器件时，n型掺杂的电子发射区和有源区是通过渐变异质结接触，以便于将电子由n型掺杂的电子发射区注入有源区，并与注入进有源区的空穴复合发光。这种渐变的异质结在提高器件的发光效率方面是有效的，但是它不能对注入有源区的电子进行控制，也就起不到控制进入有源区电子数量的作用。
技术实现思路
本专利技术的目的是提供一种突变同型半导体异质结，在该异质结施加不同大小的正向电压可以控制发光器件的发光强度。本专利技术的另一个目的是提供一种基于上述半导体异质结的发光晶体管。本专利技术的半导体异质结结构如图1所示在普通发光二极管器件的n型电子发射区层31和有源区层7加入了一层n-型掺杂层5，且n-型掺杂层5与n型掺杂的电子发射区层3是突变异质结接触。即在宽带隙的n+型掺杂的电子发射区层31上，通过突变异质结接触生长一个窄带隙的n-型掺杂层5，然后在n-型掺杂层5上再渐变生长有源层(或者是p型掺杂层)7，即形成有源层(或p型掺杂层)7/n-型掺杂层5/n+型掺杂层3结构，异质结即是指n-型掺杂层5/n+型掺杂层3形成的突变同型异质结。采用这种结构，在靠近n-型轻掺杂的结区一侧形成一个量子阱51，n+型一侧形成势垒32。本专利技术的半导体异质结的工作原理通过施加在n-型掺杂层5的正向电压，控制该量子阱51的势垒高度，来控制电子由n+型掺杂层3进入n-型掺杂层5的数量，从而控制了电子的行为，进而控制发光器件的发光强度。为了减小n-型掺杂层5对电子的阻挡作用，并保证有充分的厚度来刻蚀电极，本专利技术的半导体异质结的n-型掺杂层5的厚度优选60nm～100nm。本专利技术的半导体异质结的制备方法如下1、利用金属有机气相淀积(MOCVD)或分子束外延(MBE)技术，生长III-V族GaN化合物材料。2、选择合适的半导体材料衬底1，例如，蓝宝石衬底，生长0.5～3.0μm厚的缓冲层2。3、继续生长Si等材料掺杂浓度为1017～1019cm-3的n+型材料的电子发射区31。4、然后突变生长60～100nm厚的窄带隙的n-型半导体层52，该半导体层的禁带宽度略小于n+型电子发射层31的禁带宽度，形成了本专利技术的异质结。5、按照普通晶体管的工艺生长GaN化合物材料的外延片后，再利用半导体平面工艺技术，在n-型掺杂层5上制作n-型电极6，在n+型掺杂层3制作n+型电极4。本专利技术提供的基于上述异质结的发光晶体管的结构如图4所示从下到上包括衬底1，缓冲层2，宽带隙的n+型掺杂层3，然后是n-型掺杂层5，继续生长有源层7，以及生长于有源层上面的p型掺杂层8。此外，在n+型掺杂层形成n+型电极，在n-型掺杂层上形成n-型电极，p型掺杂层上面形成p型电极。所述衬底为n型砷化镓；所述宽带隙的n+型掺杂层为500nm厚的掺杂浓度为1×1019cm-3的n+型AlInP层；所述n-型掺杂层为80nm厚的掺杂浓度为1×1018cm-3的n-型(AlxGa1-x)0.4In0.6P层，0.1＜x＜0.9；所述有源层为100nm厚的未掺杂的(AlyGa1-y)0.5In0.5P层，0.1＜y＜0.9；p型掺杂层为100nm厚的掺杂浓度为5×1018cm-3的p型AlInP层。本专利技术与现有技术相比具有如下优点通过改变n-型层的电压可以控制电子的通过和截止，从而控制发光晶体管的发光强度。附图说明图1是本专利技术的异质结结构示意图；图2是本专利技术异质结的能带图；图3是本专利技术的电极图案的俯视图；图4是本专利技术的具有半导体异质结的发光晶体管结构示意图；图中，1衬底；2缓冲层；3n+型掺杂层；31电子发射区；32异质结的势垒；4En+电极；5有突变异质结的n-型掺杂层；51异质结的量子阱；52n-型电子控制区；6Bn-电极；7有源层；8p掺杂层，9Cp电极。具体实施例方式下面结合附图对本专利技术作进一步说明。图1中，电子由n+型发射区31，经过n-型/n+型异质结进入有源层7，其中加在n-型掺杂层电极上的电压可控制n-型/n+型异质结的势垒，从而控制通过异质结的电子数量，异质结制造成晶体管后，就起到了调节器件发光强度的作用。图2是本专利技术异质结的能带图，通过能带图可以清楚看出，异质结形成的量子阱可以起到限制电子的作用，调节异质结的势垒可以起到调节电子通过异质结量子阱的数量，从而可以起到调节发光的作用。图3给出了本专利技术发光晶体管的一个实施例的电极图案的俯视图，包括一个形成于衬底的n+型电极4，一个形成于n-型掺杂层的n-型电极6，以及两个形成于p型掺杂层的p型电极9。图4是本专利技术发光晶体管的一个实施例剖面示意图，从下到上包括一个砷化镓衬底1，形成在衬底的缓冲层2，n+型AlInP层3，然后是n-型AlGaInP5，以及有源层7和p型AlInP层8。此外，在n+型掺杂层31形成n+型电极En+4，在n-型掺杂层52上形成n-型电极Bn-6，p型掺杂层8上面形成p型电极Cp9，31电子发射区，32异质结的势垒，51异质结的量子阱；52n-型电子控制区。实施例1如图4，在n型砷化镓(GaAs)衬底1上生长500nm的n+型掺杂浓度为1×1019cm-3的AlInP电子发射区3，发射区上突变生长80nm本专利技术n-型掺杂浓度为1×1018cm-3的(AlxGa1-x)0.4In0.6P5{0.1＜x＜0.9}，然后再渐变生长100nm的未掺杂的(AlyGa1-y)0.5In0.5P{0.1＜y＜0.9}有源区7，最后100nm的p型掺杂浓度5×1018cm-3的AlInP集电极8，再利用半导体平面工艺技术，分别制作p型电极Cp9、n+型电极En+4和n-型电极Bn-6，得到图3所示的可用本专利技术异质结控制的发光晶体管。发光晶体管工作时，集电极9和发射极4之间施加正向的电压Vpn，Vpn为4.5V，基极6电压从0V逐渐递增到基区最大电压Vnn时，Vnn为0.35V，电子运动的行为如图2能带图所示，发光晶体管逐渐变亮，基极6电压达到基区Vnn时，发光强度最大。权利要求1.一种半导体异质结，其特征在于包括宽带隙的n+型掺杂的电子发射区层、窄带隙的n-型掺杂层、有源层，所述窄带隙的n-型掺杂层通过突变异质结接触生长在宽带隙的n+型掺杂的电子发射区层上，所述有源层渐变生长在n-型掺杂层上，在n-型掺杂层/n+型掺杂层形成突变同型异质结，在靠近n-型轻掺杂的结区一侧形成一个量子阱，n+型一侧形成势垒。2.根据权利要求1所述的半导体异质结，其特征在于所述n-型掺杂层的厚度为60～100nm。3.一种基于权利要求1或2所述的半导体异质结的发光晶体管，其特征在于从下到上包括衬底、缓冲层、宽带隙的n+型掺杂层、n-型掺杂层、有源层、p型掺杂层；还包括形成在n+型掺杂层的n+型电极，形成在n-型掺杂层上的n-型电极，形成在p型掺杂层上的p型电极。4.根据权利要求3所述的发光晶体管，其特征在于所述衬底为n型砷化镓；所述宽带隙的n+型掺杂层为500nm厚的掺杂浓度为1×1019cm-3的n+型Al本文档来自技高网...

【技术保护点】
一种半导体异质结，其特征在于：包括宽带隙的ｎ＋型掺杂的电子发射区层、窄带隙的ｎ－型掺杂层、有源层，所述窄带隙的ｎ－型掺杂层通过突变异质结接触生长在宽带隙的ｎ＋型掺杂的电子发射区层上，所述有源层渐变生长在ｎ－型掺杂层上，在ｎ－型掺杂层／ｎ＋型掺杂层形成突变同型异质结，在靠近ｎ－型轻掺杂的结区一侧形成一个量子阱，ｎ＋型一侧形成势垒。

【技术特征摘要】

【专利技术属性】
技术研发人员：郭志友，张建中，孙慧卿，范广涵，
申请(专利权)人：华南师范大学，
类型：发明
国别省市：81[中国|广州]