制作半导体装置的方法制造方法及图纸

本发明专利技术揭露一种制作半导体装置的方法。于制作半导体装置的方法中，掺杂层是形成于基材中。形成接触掺杂层的阻绝层。半导体层是形成于基材和阻绝层上。通过图案化半导体层、阻绝层和掺杂层，来形成鳍片式结构，而使鳍片式结构包含具有半导体层的通道区域和具有掺杂层的井区域。形成隔离绝缘层，而使鳍片式结构的第一部分从隔离绝缘层突伸出，且鳍片式结构的第二部分嵌入至隔离绝缘层中。栅极结构是形成于鳍片式结构和隔离绝缘层上。

Method for making semiconductor device

The invention discloses a method for manufacturing a semiconductor device. In a method of fabricating a semiconductor device, the doped layer is formed in the substrate. The formation of barrier layer contact doping layer. The semiconductor layer is formed on the substrate and the barrier layer. The patterned semiconductor layer, the barrier layer and the doping layer to form a fin type structure, and the fin type well region structure includes a semiconductor layer having a channel region and a doped layer. A isolation insulating layer is formed to cause the first portion of the fin type structure to protrude from the isolation insulating layer and the second portion of the fin type structure is embedded into the isolation insulating layer. The gate structure is formed on the fin type structure and the isolation insulating layer.

【技术实现步骤摘要】
制作半导体装置的方法
本揭露是有关一种半导体集成电路，且特别是提供一种具有鳍片式结构的半导体装置及其制作方法。
技术介绍
随着半导体工业已进展至纳米技术制程节点，于更高的装置密度、更高的性能和更低的成本的追求中，来自于制程和设计困境的挑战已导致三维设计的发展，如鳍片式场效晶体管(FinFieldEffectTransistor；FinFET)。鳍片式FET装置基本包含具有高深宽比的半导体鳍片，其中半导体晶体管装置的通道和源极/漏极区域是被形成。栅极是形成于鳍片式结构的上，并沿着鳍片式结构的两侧(如包装)，而利用通道和源极/漏极区域的增加的表面积的优点，生成更快、更可靠且更易控制的半导体晶体管装置。
技术实现思路
根据本揭露的一态样，制作半导体装置的方法包含形成掺杂层于基材中。形成接触掺杂层的阻绝层。形成半导体层于基材和阻绝层上。通过图案化半导体层、阻绝层和掺杂层，来形成鳍片式结构，而使鳍片式结构包含通道区域与井区域，其中通道区域包含半导体层，且井区域包含掺杂层。形成隔离绝缘层，而使鳍片式结构的第一部分从隔离绝缘层突伸出，且鳍片式结构的第二部分嵌入至隔离绝缘层中。形成栅极结构于鳍片式结构和隔离绝缘层上。附图说明从以下结合所附附图所做的详细描述，可对本揭露的态样有更佳的了解。需注意的是，根据业界的标准实务，各特征并未依比例绘示。事实上，为了使讨论更为清楚，各特征的尺寸可任意地增加或减少。图1是绘示根据本揭露的一些实施例的具有鳍片式结构的例示半导体场效晶体管装置；图2至图13是绘示根据本揭露的一些实施例的制作具有鳍片式结构的半导体场效晶体管装置的例示循序操作；图14与图15是绘示根据本揭露的一些实施例的制作具有鳍片式结构的半导体场效晶体管装置的例示操作；图16与图17是绘示根据本揭露的一些实施例的制作具有鳍片式结构的半导体场效晶体管装置的例示操作；图18与图19是绘示根据本揭露的一些实施例的制作具有鳍片式结构的半导体场效晶体管装置的例示操作；图20至图28是绘示根据本揭露的一些实施例的制作具有鳍片式结构的半导体场效晶体管装置的例示循序操作。具体实施方式以下的揭露提供了许多不同的实施例或例子，以实施专利技术的不同特征。以下所描述的构件与安排的特定例子是用以简化本揭露。当然这些仅为例子，并非用以做为限制。举例而言，在描述中，第一特征形成于第二特征上方或上，可能包含第一特征与第二特征以直接接触的方式形成的实施例，而也可能包含额外特征可能形成在第一特征与第二特征之间的实施例，如此第一特征与第二特征可能不会直接接触。此外，本揭露可能会在各例子中重复参考数字及/或文字。这样的重复是基于简单与清楚的目的，以其本身而言并非用以指定所讨论的各实施例及/或配置之间的关系。另外，在此可能会使用空间相对用语，例如“向下(beneath)”、“下方(below)”、“较低(lower)”、“上方(above)”、“较高(upper)”等等，以方便描述来说明如附图所绘示的一元件或一特征与另一(另一些)元件或特征的关系。除了在图中所绘示的方向外，这些空间相对用词意欲含括元件在使用或操作中的不同方位。设备可能以不同方式定位(旋转90度或在其他方位上)，因此可利用同样的方式来解释在此所使用的空间相对描述符号。此外，“所制成(madeof)”的用语可指为“包含(comprising)”或“所组成(consistingof)”等用语。于本揭露的一些实施例中，鳍片式场效晶体管装置(FieldEffectTransistor；FET)包含抑制鳍片式FET的井区域的杂质扩散至鳍片式FET的通道区域的结构。举例而言，如图1所示，鳍片式FET装置102包含井区域165、阻绝层120和设置于井区域165上的通道区域160。在一实施例中，阻绝层120包含碳化硅或包含碳的硅化物。阻绝层120可磊晶地生成于基材105的表面上。阻绝层120可抑制掺杂于井区域165的杂质扩散至通道区域160中，例如，于对应制作鳍片式FET装置102的热操作期间。虽然在一些实施例中，阻绝层是磊晶生成的材料的层，但在其他实施例中，阻绝层包含布植至基材105中的共布植掺质。鳍片式FET装置102包含鳍片式结构10、12与14。然而，鳍片式结构的数量不限制为三个。鳍片式结构的数量可为一个、二个、四个、五个或更多。图2至图13是绘示根据本揭露的一些实施例的制作具有鳍片式结构的半导体场效晶体管装置的例示循序操作。并未所有描述的组份是必须的，然而，一或多个实施可包含未显示于图中的额外组份。组份的排列与类型的变化可于不悖离本揭露所描述的申请专利范围下进行。额外的组份、不同的组份及/或更少的组份可被提供。其次，操作的顺序可被改变。于图2中，磊晶层210是磊晶地生成于基材205的表面上。磊晶层210随的将作为阻绝层且包含具有抵抗井区域中杂质的阻绝性质的材料。举例而言，磊晶层210可为包含碳的硅化物或碳化硅。磊晶层210可具有范围实质为从2纳米(nm)至30nm的厚度t。在一些实施例中，磊晶层210具有范围实质为从2nm至10nm的厚度t。举例而言，基材205是具有范围实质为从1×1015cm-3至1×1018cm-3的掺杂浓度的p型硅基材。在其他实施例中，基材205是具有范围实质为从1×1015cm-3至1×1018cm-3的掺杂浓度的n型硅基材。基材205具有(100)的上表面，在一些实施例中。额外地，基材205可包含另一元素半导体，例如：锗；包含IV-IV族化合物半导体的化合物半导体，例如：碳化硅与硅锗；包含III-V族化合物半导体的化合物半导体，例如：GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP，或者上述材料的任意组合。在一实施例中，基材205是绝缘体覆硅(SilicononInsulator；SOI)基材的硅层。非结晶基材，如非晶硅或非晶碳化硅，或者绝缘材料，如氧化硅，亦可作为基材205。基材205可包含已适当掺杂杂质(例如，p型或n型导电材料)的各个区域。于图3中，掺质，亦可称的为杂质离子，是布植至基材205中，以形成掺杂层315于基材205中。在一些实施例中，离子布植操作是用以布植掺质于基材205中。举例而言，掺质可为硼、二氟化硼(BF2)、氟、铟或上述材料的任意混合，以制作n型鳍片式FET的p型井，且掺质可为磷、砷、氟或上述材料的任意混合，以制作p型鳍片式FET的n型井。在一些实施例中，植入抗击穿(Anti-PunchThrough；APT)布植剂的另一离子布植操作是被进行，以避免击穿效应。APT布植剂一般用以作为主体鳍片式短通道效应(Bulk-FinShortChannelEffect；Bulk-FinSCE)控制。如图3所示的布植操作之后，退火操作是被进行，以活化掺杂层315中的掺质。退火操作可于范围实质为从800℃至1200℃的温度下，进行最多实质1分钟。在一些实施例中，退火操作可于范围实质为从600℃至1100℃的温度下，进行实质为从0.1秒至30秒。退火操作可使掺质扩散至磊晶层210中，故形成如图4所示的掺杂磊晶层420。掺杂磊晶层420可包含井布植剂(例如：p型井的本文档来自技高网...

【技术保护点】
一种制作半导体装置的方法，其特征在于，该制作半导体装置的方法包含：形成一掺杂层于一基材中；形成接触该掺杂层的一阻绝层；形成一半导体层于该基材和该阻绝层上；通过图案化该半导体层、该阻绝层和该掺杂层，来形成一鳍片式结构，而使该鳍片式结构包含一通道区域与一井区域，其中该通道区域包含该半导体层，且该井区域包含该掺杂层；形成一隔离绝缘层，而使该鳍片式结构的一第一部分从该隔离绝缘层突伸出，且使该鳍片式结构的一第二部分嵌入至该隔离绝缘层中；以及形成一栅极结构于该鳍片式结构和该隔离绝缘层上。

【技术特征摘要】
2015.10.28 US 62/247,734;2016.04.01 US 15/089,1141.一种制作半导体装置的方法，其特征在于，该制作半导体装置的方法包含：形成一掺杂层于一基材中；形成接触该掺杂层的一阻绝层；形成一半导体层于该基材...

【专利技术属性】
技术研发人员：宋家玮，曹志彬，陈豪育，蔡振华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71