一种深沟槽功率MOS器件结构及其制备方法技术

本发明专利技术涉及半导体制造技术领域，尤其涉及一种深沟槽功率MOS器件结构及其制备方法，通过在做完体区离子注入和退火制程后，增加一道覆盖式P型离子注入工艺，于N型保护环上部及相邻N型保护环之间的P型轻掺杂外延层的上部形成P型轻掺杂区，以抵抗工艺中的N型离子污染，使器件外围的隔离由于没直接的大漏电路径而得以保持正常的工作，从而提高了器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种深沟槽功率MOS器件结构及其制备方法。
技术介绍
随着半导体技术的不断发展，功率MOS晶体管器件以其输入阻抗高、低损耗、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等优点，逐渐替代双极型器件成为当今功率器件发展的主流。目前，在常规的深沟槽功率MOS器件工艺制备过程中，无尘室中会存在游离的N型离子。N型离子的来源有各单元制程的机台，生产循环使用的挡空片，机台维护过程中的异常处理，厂务的环境以及原物料的进料；N型游离离子在制程过程中会造成器件电性的漂移.特别是对P型MOS管而言，在做完体区(body)离子注入和退火后的制程后，到一定浓度比例的游离的N型离子在器件表面会形成很淡的N型界面，易导致MOS器件的终端区中外围隔离结构失效，进而导致器件的漏电流偏大和耐压偏低，这是本领域技术人员所不期望见到的。
技术实现思路
针对上述存在的问题，本专利技术公开了一种深沟槽功率MOS器件结构，包括：P型重掺杂衬底，所述P型重掺杂衬底上方分为元胞区和终端区；P型轻掺杂外延层，设置于所述P型重掺杂衬底之上；N型掺杂层，设置于所述元胞区的P型轻掺杂外延层之上；P型源区层，设置于所述N型掺杂层之上；若干元胞区沟槽，依次贯穿所述P型源区层和所述N型掺杂层，并设置于所述P型轻掺杂外延层中；若干终端区沟槽，设置于所述终端区的P型轻掺杂外延层中；若干N型保护环，设置于所述终端区的P型轻掺杂外延层中，且相邻所述N型保护环之间的P型轻掺杂外延层的上部形成有P型轻掺杂区。上述的深沟槽功率MOS器件结构，其中，所述深沟槽功率MOS器件结构还包括：绝缘介质层，设置于所述若干元胞区沟槽和所述若干终端区沟槽的底部及其侧壁表面上，并将所述P型源区层的上表面、所述N型保护环裸露的上表面以及所述P型轻掺杂区裸露的上表面均予以覆盖；多晶硅层，设置于所述若干元胞区沟槽和所述若干终端区沟槽中，且所述多晶硅层的上表面低于所述P型源区层的上表面。上述的深沟槽功率MOS器件结构，其中，所述多晶硅层的上表面与所述P型源区层的上表面之间的高度差为10～50埃。上述的深沟槽功率MOS器件结构，其中，所述绝缘介质层为氧化层。上述的深沟槽功率MOS器件结构，其中，相邻所述元胞区沟槽之间的N型掺杂层中均形成有N型体区接触区。上述的深沟槽功率MOS器件结构，其中，所述深沟槽功率MOS器件结构还包括位于所述元胞区的若干元胞区接触孔和位于所述终端区的若干终端区接触孔：所述若干元胞区接触孔贯穿位于所述P型源区层之上的所述绝缘介质层设置于所述N型体区接触区中，且所述若干终端区接触孔贯穿位于所述终端区沟槽之上的绝缘介质层设置于所述终端区沟槽内的多晶硅层中。上述的深沟槽功率MOS器件结构，其中，所述深沟槽功率MOS器件结构还包括：金属，充满所述若干元胞区接触孔和所述若干终端区接触孔。本专利技术还公开了一种深沟槽功率MOS器件结构的制备方法，包括如下步骤：提供一包括元胞区和终端区的半导体结构，所述半导体结构包括P型重掺杂衬底和位于所述P型重掺杂衬底之上的P型轻掺杂外延层；对所述半导体结构进行沟槽刻蚀工艺，以于所述元胞区的P型轻掺杂外延层中形成若干元胞区沟槽，于所述终端区的P型轻掺杂外延层中形成若干终端区沟槽；于所述终端区的P型轻掺杂外延层中形成若干N型保护环；于所述若干元胞区沟槽和终端区沟槽中形成多晶硅层；进行体区注入工艺以于所述元胞区的所述P型轻掺杂外延层上部形成N型体区掺杂区；对所述半导体结构进行P型离子注入工艺以于所述N型体区掺杂区的上部形成第一P型轻掺杂区，于相邻所述N型保护环之间的P型轻掺杂外延层的上部形成第二P型轻掺杂区；继续后续的深沟槽功率MOS器件结构的制备工艺。上述的深沟槽功率MOS器件结构的制备方法，其中，所述沟槽刻蚀工艺包括：于所述P型轻掺杂外延层之上形成具有沟槽图形的硬掩膜；以所述硬掩膜为掩膜刻蚀所述P型轻掺杂外延层以形成所述元胞区沟槽和所述终端区沟槽。上述的深沟槽功率MOS器件结构的制备方法，其中，所述硬掩膜为氧化物、氮化物以及氧化物形成的叠层结构。上述的深沟槽功率MOS器件结构的制备方法，其中，所述于所述若干元胞区沟槽和终端区沟槽中形成多晶硅层的步骤包括：制备栅极介质层覆盖所述若干元胞区沟槽和所述若干终端区沟槽的底部及其侧壁表面上，并将所述P型轻掺杂外延层的上表面予以覆盖；沉积多晶硅层以充满所述若干元胞区沟槽和终端区沟槽，并覆盖所述栅极介质层裸露的上表面；回刻所述多晶硅层，以使得所述多晶硅层的上表面低于所述P型轻掺杂外延层的上表面；上述的深沟槽功率MOS器件结构的制备方法，其中，所述多晶硅层的上表面与所述P型轻掺杂外延层的上表面之间的高度差为10～50埃。上述的深沟槽功率MOS器件结构的制备方法，其中，所述继续后续的功率MOS器件的制备工艺包括如下步骤：于相邻所述元胞区沟槽之间的所述N型体区掺杂区的上部形成P型源区，所述P型源区覆盖所述第一P型轻掺杂区；于所述半导体结构之上形成绝缘介质层；按照从上至下的顺序依次刻蚀所述绝缘介质层、所述P型源区至所述N型体区掺杂区中停止以形成元胞区接触孔，并刻蚀位于所述终端区沟槽之上的绝缘介质层至所述终端区沟槽内的多晶硅层中停止以形成终端区接触孔。通过所述元胞区接触孔对所述N型体区掺杂区进行孔注入工艺，并通过所述终端区接触孔对所述终端区沟槽内的多晶硅层进行孔注入工艺，以于所述元胞区接触孔和终端区接触孔的底部周围形成N型体区接触区；于所述接触孔中沉积金属以形成所述功率MOS器件。上述专利技术具有如下优点或者有益效果：本专利技术公开了一种深沟槽功率MOS器件结构及其制备方法，通过在做完体区离子注入和退火后制程，增加一道覆盖式(blanket)P型离子注入工艺，于N型保护环上部及相邻N型保护环之间的P型轻掺杂外延层的上部形成P型轻掺杂区，以抵抗工艺中的N型离子污染，使器件外围的隔离由于没直接的大漏电路径而得以保持正常的工作，从而提高了器件的性能。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本专利技术的主旨。图1是本专利技术实施例中深沟槽功率MOS器件结构的示意图；图2是本专利技术实施例中深沟槽功率MOS器件结构的方法流程图；图3～17是本专利技术实施例中深沟槽功率MOS器件结构的制备方法的流程结构示意图。具体实施方式下面结合附图和具体的实施例对本专利技术作进一步的说明，但是不作为本专利技术的限定。实施例一：如图1所示，本实施例涉及本专利技术公开了一种深沟槽功率MOS器件结构，具体的，该深沟槽功率MOS器件结构包括上方分为元胞区和终端区的P型重掺杂衬底100、设置于P型重掺杂衬底100之上的P型轻掺杂外延层101(例如P-硅层)，设置于元胞区的P型轻掺杂外延层101之上的N型掺杂层102、设置于N型掺杂层102之上的P型源区层103、依次贯穿P型源区层103和N型掺杂层102，并设置于元胞区的P型轻掺杂外延层101中的若干元胞区沟槽104、设置于终端区的P型轻掺杂外延层101中的若干终端区沟槽105以及设置于终端区的P型轻掺杂外延层101中的若干N型保护环1本文档来自技高网...

【技术保护点】
一种深沟槽功率MOS器件结构，其特征在于，包括：P型重掺杂衬底，所述P型重掺杂衬底上方分为元胞区和终端区；P型轻掺杂外延层，设置于所述P型重掺杂衬底之上；N型掺杂层，设置于所述元胞区的P型轻掺杂外延层之上；P型源区层，设置于所述N型掺杂层之上；若干元胞区沟槽，依次贯穿所述P型源区层和所述N型掺杂层，并设置于所述P型轻掺杂外延层中；若干终端区沟槽，设置于所述终端区的P型轻掺杂外延层中；若干N型保护环，设置于所述终端区的P型轻掺杂外延层中，且相邻所述N型保护环之间的P型轻掺杂外延层的上部形成有P型轻掺杂区。

【技术特征摘要】
1.一种深沟槽功率MOS器件结构，其特征在于，包括：P型重掺杂衬底，所述P型重掺杂衬底上方分为元胞区和终端区；P型轻掺杂外延层，设置于所述P型重掺杂衬底之上；N型掺杂层，设置于所述元胞区的P型轻掺杂外延层之上；P型源区层，设置于所述N型掺杂层之上；若干元胞区沟槽，依次贯穿所述P型源区层和所述N型掺杂层，并设置于所述P型轻掺杂外延层中；若干终端区沟槽，设置于所述终端区的P型轻掺杂外延层中；若干N型保护环，设置于所述终端区的P型轻掺杂外延层中，且相邻所述N型保护环之间的P型轻掺杂外延层的上部形成有P型轻掺杂区。2.如权利要求1所述的深沟槽功率MOS器件结构，其特征在于，所述深沟槽功率MOS器件结构还包括：绝缘介质层，设置于所述若干元胞区沟槽和所述若干终端区沟槽的底部及其侧壁表面上，并将所述P型源区层的上表面、所述N型保护环裸露的上表面以及所述P型轻掺杂区裸露的上表面均予以覆盖；多晶硅层，设置于所述若干元胞区沟槽和所述若干终端区沟槽中，且所述多晶硅层的上表面低于所述P型源区层的上表面。3.如权利要求2所述的深沟槽功率MOS器件结构，其特征在于，所述多晶硅层的上表面与所述P型源区层的上表面之间的高度差为10～50埃。4.如权利要求2所述的深沟槽功率MOS器件结构，其特征在于，所述绝缘介质层为氧化层。5.如权利要求2所述的深沟槽功率MOS器件结构，其特征在于，相邻所述元胞区沟槽之间的N型掺杂层中均形成有N型体区接触区。6.如权利要求5所述的深沟槽功率MOS器件结构，其特征在于，所述深沟槽功率MOS器件结构还包括位于所述元胞区的若干元胞区接触孔和位于所述终端区的若干终端区接触孔：所述若干元胞区接触孔贯穿位于所述P型源区层之上的所述绝缘介质层设置于所述N型体区接触区中，且所述若干终端区接触孔贯穿位于所述终端区沟槽之上的绝缘介质层设置于所述终端区沟槽内的多晶硅层中。7.如权利要求6所述的深沟槽功率MOS器件结构，其特征在于，所述深沟槽功率MOS器件结构还包括：金属，充满所述若干元胞区接触孔和所述若干终端区接触孔。8.一种深沟槽功率MOS器件结构的制备方法，其特征在于，包括如下步骤：提供一包括元胞区和终端区的半导体结构，所述半导体结构包括P型重掺杂衬底和位于所述P型重掺杂衬底之上的P型轻掺杂外延层；对所述半导体结构进行沟槽刻蚀工艺，以于所述元胞区的P型轻掺杂外延层中形成若干元胞区沟槽，于所述终端区的P型轻掺杂外延层中...

【专利技术属性】
技术研发人员：周秀兰，蒋正洋，陈逸清，
申请(专利权)人：中航重庆微电子有限公司，
类型：发明
国别省市：重庆;50