即时电子束对准制造技术

说明了适合于互补性电子束光刻(CEBL)的光刻装置以及涉及互补性电子束光刻(CEBL)的方法。在示例中，一种位于电子束工具的平台上的晶圆的实时对准的方法，该方法包含：当电子束工具的电子束列在平台的扫描期间进行写入时，从晶圆的下方图案化特征收集反向散射电子。该收集由放置在电子束列底部处的电子检测器执行。该方法还包含：基于该收集来执行平台相对于电子束列的对准的线性校正。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请要求享有于2014年6月13日提交的美国临时申请No.62/012,209的优先权，该申请的全部公开内容以引用的方式并入本文中。
本专利技术的实施例属于光刻领域，具体而言，属于涉及互补性电子束光刻(CEBL)的光刻法的领域。
技术介绍
在过去几十年中，集成电路中特征的缩放是日益增长的半导体工业背后的驱动力。缩放至越来越小的特征实现了功能单元在半导体芯片的有限基板面上增大的密度。集成电路通常包括导电微电子结构，其在本领域中被称为过孔。过孔可用于将过孔上方的金属线电连接到过孔下方的金属线。通常通过光刻工艺来形成过孔。代表性地，可以将光致抗蚀剂层旋涂在电介质层上方，光致抗蚀剂层可以通过图案化掩模被曝光于图案化的光化辐射，并且然后可以对经曝光的层进行显影以便在光致抗蚀剂层中形成开口。接下来，可以通过将光致抗蚀剂层中的开口用作蚀刻掩模，在电介质层中蚀刻用于过孔的开口。这个开口被称为过孔开口。最后，可以用一种或多种金属或其它导电材料来填充过孔开口以形成过孔。在过去，过孔的尺寸和间隔已经逐渐减小，并且对于至少一些类型的集成电路(例如，先进的微处理器、芯片组组件、图形芯片等)，预期在未来过孔的尺寸和间隔将继续逐渐减小。过孔尺寸的一个量度是过孔开口的临界尺寸。过孔间隔的一个度量是过孔间距。过孔间距表示在最近的相邻过孔之间的中心到中心距离。当通过这种光刻工艺来图案化具有极小间距的极小过孔时，本身存在若干挑战。一个这样的挑战是，过孔与上覆金属线之间的叠覆以及过孔与下方金属线之间的叠覆通常需要被控制到大约四分之一过孔间距的高容差。随着过孔间距随时间的推移缩放得越来越小，叠覆容差往往随它们一起以比光刻设备能够缩小的甚至更大的速率而缩小。另一个这样的挑战是，过孔开口的临界尺寸通常往往比光刻扫描仪的分辨率能力缩小得更快。存在收缩技术以收缩过孔开口的临界尺寸。然而，收缩量往往受到以下各项的限制：最小过孔间距，以及收缩工艺足够的光学邻近校正(OPC)中性并且不显著地损害线宽粗糙度(LWR)和/或临界尺寸均匀性(CDU)的能力。又一个这样的挑战是，随着过孔开口的临界尺寸减小，光致抗蚀剂的LWR和/或CDU特性通常需要改善，以便保持临界尺寸预算的相同整体分数。然而，目前大多数光致抗蚀剂的LWR和/或CDU特性并非如过孔开口的临界尺寸减小得那么快地得以改善。另一个这样的挑战是，极小的过孔间距通常往往甚至低于极紫外(EUV)光刻扫描仪的分辨率能力。结果，通常必须使用两个、三个或更多个不同的光刻掩模，这往往增加了制造成本。在某种程度上，如果间距继续减小，那么即使使用多个掩模，也可能不能使用常规扫描仪来印刷用于这些极小间距的过孔开口。同样地，在与金属过孔相关联的金属线结构中的切口(即，分裂)的制造面临类似的缩放问题。因此，在光刻处理技术和能力方面需要改进。附图说明图1A例示了在沉积形成于层间电介质(ILD)层上的硬掩模材料层之后，但在对其进行图案化之前的起始结构的横截面视图。图1B例示了在通过间距减半对硬掩模层进行图案化之后的图1A的结构的横截面视图。图2例示了涉及以因数六的间距分割的基于间隔体的六倍图案化(sextuplepatterning)(SBSP)处理方案中的横截面视图。图3例示了涉及以因数九的间距分割的基于间隔体的九倍图案化(SBNP)处理方案中的横截面视图。图4是电子束光刻装置的电子束列的横截面示意图。图5是示出受其建模平面内网格畸变(IPGD)的能力限制的光学扫描仪叠覆的示意图。图6是示出根据本专利技术的实施例的使用即时(onthefly)对准方案的畸变网格信息的示意图。图7提供了根据本专利技术的实施例的示例性计算，其示出了与以5％密度的过孔图案相比，要被传送以在300mm晶圆上以50％密度来图案化一般/常规布局的信息。图8例示了根据本专利技术的实施例的用于过孔和切口开始/停止的简化设计规则位置的网格布局方案。图9例示了根据本专利技术的实施例的切口的可允许放置(placement)。图10例示了根据本专利技术的实施例的线A和线B中的过孔布局。图11例示了根据本专利技术的实施例的线A-E中的切口布局。图12例示了根据本专利技术的实施例的其上具有多个管芯位置的晶圆以及表示单列的晶圆域的上覆虚线框。图13例示了根据本专利技术的实施例的在其上具有多个管芯位置的晶圆以及单列的上覆实际目标晶圆域和用于即时校正的增加的外围区域。图14示出了根据本专利技术的实施例几度晶圆旋转对将被印刷的区域(内部暗、细虚线)对照原始目标区域(内部亮、粗虚线框)的影响。图15例示了根据本专利技术的实施例的如被表示为叠覆于在前金属化层中的垂直金属线上面的水平金属线的平面图。图16例示了根据本专利技术的实施例的如被表示为叠覆于在前金属化层中的垂直金属线的水平金属线的平面图，其中，不同宽度/间距的金属线在垂直方向上重叠。图17例示了如被表示为叠覆于在前金属化层中的垂直金属线的常规金属线的平面图。图18例示了当在孔下扫描线时，相对于要切割的或者具有被置于目标位置中的过孔的线(右)的BAA的孔(左)。图19例示了当在孔下扫描线时，相对于要切割的或者具有被置于目标位置中的过孔的两条线(右)的BAA的两个非交错孔(左)。图20例示了根据本专利技术的实施例的，当在孔下扫描线时，相对于要切割的或者具有被置于目标位置中的过孔的多条线(右)的BAA的两列交错孔(左)，其中，扫描方向由箭头示出。图21A例示了根据本专利技术的实施例的，相对于具有使用交错BAA被图案化的过孔(填充框)或切口(水平线中的间断)的多条线(右)的BAA的两列交错孔(左)，其中，扫描方向由箭头示出。图21B例示了根据本专利技术的实施例的基于图21A中所示类型的金属线布局在集成电路中的金属化层的叠置体的横截面视图。图22例示了根据本专利技术的实施例的具有三个不同的交错阵列的布局的BAA的孔。图23例示了根据本专利技术的实施例的具有三个不同的交错阵列的布局的BAA的孔，其中，电子束仅覆盖阵列中的一个阵列。图24A包括根据本专利技术的实施例的电子束光刻装置的电子束列的横截面示意图，该电子束光刻装置具有用以使孔移位的偏转器。图24B例示了根据本专利技术的实施例的用于BAA2450的三(或高达n)个间距阵列，该BAA2450具有间距#1、切口#1、间距#2、切口#2和间距#N、切口#N。图24C例示了根据本专利技术的实施例的用于包括在电子束列上的狭缝的放大图。图25例示了根据本专利技术的实施例的具有三个不同间距交错阵列的布局的BAA的孔，其中，电子束覆盖所有阵列。图26例示了根据本专利技术的实施例的相对于多条大线(右)的BAA的三束交错孔阵列(左)，该多条大线(右)具有使用BAA图案化的过孔(填充框)或切口(水平线中的间断)，其中，扫描方向由箭头示出。图27例示了根据本专利技术的实施例的相对于多条中等尺寸的线(右)的BAA的三束交错孔阵列(左)，该多条中等尺寸的线(右)具有使用BAA图案化的过孔(填充框)或切口(水平线中的间断)，其中，扫描方向由箭头示出。图28例示了根据本专利技术的实施例的相对于多条小线(右)的BAA的三束交错孔阵列(左)，该多条小线(右)具有使用BAA图案化的过孔(填充框)或切口(水平线中的间断)，其中，扫描方向由箭头示出。图29A例示了根据本本文档来自技高网...

【技术保护点】
一种位于电子束工具的平台上的晶圆的实时对准的方法，所述方法包括：当所述电子束工具的电子束列在所述平台的扫描期间进行写入时，从所述晶圆的下方图案化特征收集反向散射电子，所述收集由放置在所述电子束列底部处的电子检测器执行；以及基于所述收集来执行所述平台相对于所述电子束列的对准的校正。

【技术特征摘要】
【国外来华专利技术】2014.06.13 US 62/012,2091.一种位于电子束工具的平台上的晶圆的实时对准的方法，所述方法包括：当所述电子束工具的电子束列在所述平台的扫描期间进行写入时，从所述晶圆的下方图案化特征收集反向散射电子，所述收集由放置在所述电子束列底部处的电子检测器执行；以及基于所述收集来执行所述平台相对于所述电子束列的对准的校正。2.根据权利要求1所述的方法，其中，从所述晶圆的所述下方图案化特征收集所述反向散射电子在所述电子束列的包括所述下方图案化特征的图案场上的任何点处被执行。3.根据权利要求2所述的方法，其中，从所述晶圆的所述下方图案化特征收集所述反向散射电子在单个管芯位置内的多个位置处被执行，所述多个位置对应于所述下方图案化特征的多个下方对准标记。4.根据权利要求3所述的方法，其中，从所述晶圆的所述下方图案化特征收集所述反向散射电子在单个管芯位置内被执行数百次的数量级。5.根据权利要求3所述的方法，其中，所述电子束列的电子束的时间位置使用单元下降在所述平台的扫描期间对照所述下方图案化特征的所述多个下方对准标记而被配准。6.根据权利要求1所述的方法，其中，执行所述平台相对于所述电子束列的对准的校正不包括拟合多项式。7.根据权利要求1所述的方法，其中，执行所述平台相对于所述电子束列的对准的校正不包括估计较高阶的复杂校正参数。8.根据权利要求1所述的方法，其中，执行所述平台相对于所述电子束列的对准的校正不包括拟合多项式并且不包括估计较高阶的复杂校正参数。9.一种电子束工具的列，所述列包括：电子源，所述电子源用于提供电子束；限制孔，所述限制孔沿着所述电子束的束路径与所述电子源耦合；高纵横比照明光学器件，所述高纵横比照明光学器件沿着所述电子束的束路径与所述限制孔耦合；成形孔，所述成形孔沿着所述电子束的束路径与所述高纵横比照明光学器件耦合；阻断器孔阵列(BAA)，所述阻断器孔阵列(BAA)沿着所述电子束的束路径与所述成形孔耦合；最后的孔，所述最后的孔沿着所述电子束的束路径与所述BAA耦合；样品台，所述样品台用于接收所述电子...

【专利技术属性】
技术研发人员：Y·A·波罗多维斯基，D·W·纳尔逊，M·C·菲利普斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US