CMOS图像传感器深P型阱层的光刻工艺方法技术

本发明专利技术提供了一种CMOS图像传感器深P型阱层的光刻工艺方法，包括：第一步骤：根据CMOS图像传感器深P型阱层图形制作第一光罩和第二光罩；其中，第一光罩包括在垂直方向上依次交替邻接形成的第一矩形曝光区和第一矩形光刻胶残留区，第二光罩包括在水平方向上依次交替邻接形成的第二矩形曝光区和第二矩形光刻胶残留区；第二步骤：利用第一光罩执行水平方向的深P阱层离子注入；第三步骤：利用第二光罩执行垂直方向的深P阱层离子注入。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，具体涉及CMOS图像传感器(CIS)制造领域；而且更具体地说，本专利技术涉及一种CMOS图像传感器深P型阱层的光刻工艺方法。
技术介绍
CMOS图像传感器(CMOSimagesensor，CIS)因其低功耗，低成本，高性能的特点，在数码电子产品、医疗设备、工业监控等社会生活和工业生产领域得到了广泛的应用。随着市场要求的不断扩大，小尺寸高像素是CMOS图像传感器发展的必然趋势。CMOS图像传感器尺寸的减小及像素的提升依赖于单个像素单元尺寸(pitchsize)的减小。目前市场上像素尺寸为1.4um、1.3um及1.1um的CMOS图像传感器应用较为广泛。下一代CIS产品像素尺寸正往1.0um以下发展。像素尺寸的减小不但会影响CIS的性能，同时给工艺制程带来很大的挑战。CMOS图像传感器像素尺寸缩减是市场发展的一大趋势，目前正向1.0um以下发展。CIS工艺中，深P阱离子注入层的光刻工艺是一大技术难点，尤其是在小尺寸CIS工艺中。其中的技术难点描述如下：CMOS图像传感器的深P型阱离子区域呈对称的横竖交叉状，将各光电二极管区域隔离开。曝光之后光电二极管区被光刻胶覆盖。由于深P型阱离子注入所需能量很高，光刻胶很厚，一般在4um左右。当CIS单像素尺寸减小到1.0um以下时，光电二极管区域面积很小，光刻胶深宽比太大，很容易出现倒胶的情况。换言之，CMOS图像传感器像素尺寸的减小，最直观的影响是光电二极管的面积减小，致使传感器的全势阱能力(FWC，FullWellCapability)减小，降低图像分辨力。为提高小像素尺寸CMOS图像传感器的FWC，光电二极管区域的N型离子必须注入得更深，利用光电二极管的纵向长度提高FWC。相应的，作为相邻光电二极管间的隔离层(深P阱)也需要注入得更深，才能起到有效的隔离作用。CIS工艺中，深P阱层一般采用硼(B)离子注入，为达到所需的注入深度，注入能量一般较高，因此光刻胶厚度很厚(4um以上)。光刻胶的厚度越大，光电二极管的面积越小，深P型阱层光刻后，覆盖在光电二极管区域的光刻胶很容易出现倒胶情况，因此限制了CIS工艺向1.0um以下像素尺寸发展。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种CMOS图像传感器深P型阱层的光刻工艺方法，其能够解决小尺寸CMOS图像传感器工艺中深P型阱光刻工艺容易出现的倒胶问题。为了实现上述技术目的，根据本专利技术，提供了一种CMOS图像传感器深P型阱层的光刻工艺方法，包括：第一步骤：根据CMOS图像传感器深P型阱层图形制作第一光罩和第二光罩；其中，第一光罩包括在垂直方向上依次交替邻接形成的第一矩形曝光区和第一矩形光刻胶残留区，第二光罩包括在水平方向上依次交替邻接形成的第二矩形曝光区和第二矩形光刻胶残留区；第二步骤：利用第一光罩执行水平方向的深P阱层离子注入；第三步骤：利用第二光罩执行垂直方向的深P阱层离子注入。优选地，通过水平方向的深P阱层离子注入和垂直方向的深P阱层离子注入形成CMOS图像传感器深P型阱层图形。优选地，所有第一矩形曝光区的尺寸相同。优选地，所有第一矩形光刻胶残留区的尺寸相同。优选地，所有第二矩形曝光区的尺寸相同。优选地，所有第二矩形光刻胶残留区的尺寸相同。优选地，所述CMOS图像传感器深P型阱层的光刻工艺方法用于前照式的具有对称光电二极管结构的CMOS图像传感器。优选地，所述CMOS图像传感器深P型阱层的光刻工艺方法用于背照式的具有对称光电二极管结构的CMOS图像传感器。优选地，所述CMOS图像传感器深P型阱层的光刻工艺方法用于包括具有共用一个浮动扩散点的四个或八个光电二极管的CMOS图像传感器。优选地，所述CMOS图像传感器深P型阱层的光刻工艺方法用于单像素尺寸在1.1um以下的CMOS图像传感器。本专利技术提出一种能够应用到小尺寸CMOS图像传感器的深P阱光刻工艺方法，此方法可解决倒胶问题。其中将深P阱层含有横竖交叉状图形的光罩拆分成两张光罩，一张光罩用于水平方向的深P阱层离子注入，另一张光罩用于垂直方向的深P阱层离子注入。通过两次光刻，两次离子注入实现深P型阱离子注入。本专利技术的方法在光刻后不会出现倒胶的情况，即使光刻胶很厚。而且，本专利技术不需要改变原有的器件结构和设计，不需要对现有CMOS图像传感器工艺做大调整，只需将原有横竖交叉状图形的深P型阱光罩拆分成两张光罩，分两次进行离子注入。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中：图1示意性地示出了根据本专利技术优选实施例的CMOS图像传感器深P型阱层的光刻工艺方法的流程图。图2示意性地示出了根据本专利技术优选实施例的CMOS图像传感器深P型阱层的光刻工艺方法采用的第一光罩的结构示意图。图3示意性地示出了根据本专利技术优选实施例的CMOS图像传感器深P型阱层的光刻工艺方法采用的第二光罩的结构示意图。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。本专利技术提出一种能够应用到小尺寸CMOS图像传感器上的深P阱光刻工艺方法，此方法可解决倒胶问题。具体方法是将深P阱层含有横竖交叉状图形的光罩拆分成两张光，一张光罩用于水平方向的深P阱层离子注入，另一张光罩用于垂直方向。采用此方法，光刻后光刻胶所占区域较大，不易出现倒胶的问题。下面将具体描述本专利技术的优选实施例。图1示意性地示出了根据本专利技术优选实施例的CMOS图像传感器深P型阱层的光刻工艺方法的流程图。如图1所示，根据本专利技术优选实施例的CMOS图像传感器深P型阱层的光刻工艺方法包括：第一步骤S1：根据CMOS图像传感器深P型阱层图形制作第一光罩100和第二光罩200；其中，第一光罩100包括在垂直方向上依次交替邻接形成的第一矩形曝光区11和第一矩形光刻胶残留区12，第二光罩200包括在水平方向上依次交替邻接形成的第二矩形曝光区21和第二矩形光刻胶残留区22；第二步骤S2：利用第一光罩100执行水平方向的深P阱层离子注入；第三步骤S3：利用第二光罩200执行垂直方向的深P阱层离子注入。其中，通过水平方向的深P阱层离子注入和垂直方向的深P阱层离子注入形成CMOS图像传感器深P型阱层图形。优选地，所有第一矩形曝光区11的尺寸相同，所有第一矩形光刻胶残留区12的尺寸相同。同样，优选地，所有第二矩形曝光区21的尺寸相同，所有第二矩形光刻胶残留区22的尺寸相同。需要说明的是，水平方向和垂直方向仅仅用于表明这两个方向是相互正交的，而不是用于具体限定实际方向。在具体应用中，根据本专利技术优选实施例的CMOS图像传感器深P型阱层的光刻工艺方法适用于现有的前照式或背照式的具有对称光电二极管结构的CMOS图像传感器，包括四个、八个光电二极管共用一个浮动扩散点的CMOS图像传感器的结构。而且，根据本专利技术优选实施例的CMOS图像传感器深P型阱层的光刻工艺方法特别适合单像素尺寸在1.1um以下的CMOS图像传感器。总之，本专利技术提出一种能够应用到小尺寸CMOS本文档来自技高网...

【技术保护点】
一种CMOS图像传感器深P型阱层的光刻工艺方法，其特征在于包括：第一步骤：根据CMOS图像传感器深P型阱层图形制作第一光罩和第二光罩；其中，第一光罩包括在垂直方向上依次交替邻接形成的第一矩形曝光区和第一矩形光刻胶残留区，第二光罩包括在水平方向上依次交替邻接形成的第二矩形曝光区和第二矩形光刻胶残留区；第二步骤：利用第一光罩执行水平方向的深P阱层离子注入；第三步骤：利用第二光罩执行垂直方向的深P阱层离子注入。

【技术特征摘要】
1.一种CMOS图像传感器深P型阱层的光刻工艺方法，其特征在于包括：第一步骤：根据CMOS图像传感器深P型阱层图形制作第一光罩和第二光罩；其中，第一光罩包括在垂直方向上依次交替邻接形成的第一矩形曝光区和第一矩形光刻胶残留区，第二光罩包括在水平方向上依次交替邻接形成的第二矩形曝光区和第二矩形光刻胶残留区；第二步骤：利用第一光罩执行水平方向的深P阱层离子注入；第三步骤：利用第二光罩执行垂直方向的深P阱层离子注入。2.根据权利要求1所述的CMOS图像传感器深P型阱层的光刻工艺方法，其特征在于，通过水平方向的深P阱层离子注入和垂直方向的深P阱层离子注入形成CMOS图像传感器深P型阱层图形。3.根据权利要求1或2所述的CMOS图像传感器深P型阱层的光刻工艺方法，其特征在于，所有第一矩形曝光区的尺寸相同。4.根据权利要求1或2所述的CMOS图像传感器深P型阱层的光刻工艺方法，其特征在于，所有第一矩形光刻胶残留区的尺寸相同。5.根据权利要求1或2所述的CMOS图像传感器深P型阱层的光刻工艺方法，其特征在于，所...

【专利技术属性】
技术研发人员：邹荣，陈昊瑜，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31