静电放电防护电路及具有静电放电防护机制的芯片制造技术

本发明专利技术提供一种静电放电防护电路及具有静电放电防护机制的芯片。静电放电防护电路包括以浮动栅极结构为基础的输入检测单元以及静电释放单元。输入检测单元用以检测焊垫上是否发生静电放电现象，并且据以产生静电检测信号。静电释放单元从输入检测单元的输出端接收静电检测信号，并且依据静电检测信号决定是否导通放电路径，借以在发生静电放电现象时将焊垫上的电能传导至参考端。输入检测单元在输出端与焊垫或参考端之间建立等效阻抗作为静电检测阻抗，并且基于静电检测阻抗产生指示是否发生静电放电现象的静电检测信号；其可在小尺寸的电路布局设计中维持较佳的漏电流特性，使得整体静电放电侦测检测的稳定性得以提高。

【技术实现步骤摘要】

本专利技术是有关于一种应用于芯片的静电放电防护技术，且特别是有关于一种静电放电防护电路及具有静电放电防护机制的芯片。
技术介绍
为了保护集成电路免于受到静电放电现象的破坏，建构于芯片上的静电放电防护电路成为芯片中必要的元件。在习知的
中，一般的金氧半场效晶体管电容常被应用于静电放电防护电路的架构，借以通过电容耦合效应来检测静电放电现象的发生。为了要能实现静电放电检测的功能，静电放电防护电路中通常需要设计具有一定电容值(约为25nF)的电容作为检测电容，但在传统的金氧半场效晶体管电容的电路布局设计下，要达到所述电容值的电容设计势必会占据相当的面积，使得芯片整体布局面积难以减缩。除此之外，在先进制程(如深次微米制程)的芯片中，由于采用更薄的栅极氧化层(gateoxide)以及更浅的接面(junction)深度，栅极耦合式晶体管电容的漏电问题可能会显著提升，使得静电放电防护失效的问题更为严重。
技术实现思路
本专利技术提供一种静电放电防护电路及具有静电放电防护机制的芯片，其可在小尺寸的电路布局设计中维持较佳的漏电流特性，使得整体静电放电检测的稳定性得以提高，并且符合先进制程的需求。本专利技术的静电放电防护电路适于配置于芯片中以进行静电放电防护。静电放电防护电路包括以浮动栅极结构为基础的输入检测单元。以浮动栅极结构为基础的输入检测单元适于耦接芯片的焊垫，其可用以检测焊垫上是否发生静电放电现象，并且据以产生静电检测信号。静电释放单元耦接输入检测单元的输出端与焊垫，用以从输入检测单元的输出端接收静电检测信号，并且依据静电检测信号决定是否导通放电路径，借以在发生静电放电现象时将焊垫上的电能传导至参考端。输入检测单元在输出端与焊垫或参考端之间建立等效阻抗作为静电检测阻抗，并且基于静电检测阻抗产生指示是否发生静电放电现象的静电检测信号。本专利技术的具有静电放电防护机制的芯片包括焊垫、电路核心以及静电放电防护电路。电路核心耦接焊垫，用以从焊垫接收控制信号，并且依据控制信号执行对应的功能。静电放电防护电路用以对芯片进行静电放电防护。静电放电防护电路包括以浮动栅极结构为基础的输入检测单元以及静电释放单元。以浮动栅极结构为基础的输入检测单元适于耦接芯片的焊垫，用以检测焊垫上是否发生静电放电现象，并且据以产生静电检测信号。静电释放单元耦接输入检测单元与焊垫，用以依据静电检测信号决定是否导通放电路径，借以在发生静电放电现象时将焊垫上的电能传导至参考端。输入检测单元在其输出端与焊垫或参考端之间建立等效阻抗作为静电检测阻抗，并且基于静电检测阻抗产生指示是否发生静电放电现象的静电检测信号。基于上述，本专利技术的静电放电防护电路及具有静电放电防护机制的芯片可借由应用以浮动栅极架构为基础的电路配置来提供较佳的等效阻抗特性，使得芯片的整体电路布局的面积得以减缩，从而符合先进制程的需求。此外，透过所述浮动栅极架构的电路应用，本案所述的静电放电防护电路及芯片也不会如应用传统MOS晶体管的电路般，可能会因为晶体管介电层较薄的原因而产生较大的漏电流，因此本案的电路运作的稳定性得以提升。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1为本专利技术一实施例的具有静电放电防护机制的芯片的示意图；图2A为本专利技术第一实施例的静电放电防护电路的示意图；图2B为依照图2A的一实施例的浮动栅极晶体管的结构示意图；图3A为依照图2A的一实施例的静电放电防护电路的电路架构示意图；图3B为依照图2A的另一实施例的静电放电防护电路的电路架构示意图；图3C为依照图2A的又一实施例的静电放电防护电路的电路架构示意图；图4为本专利技术第二实施例的静电放电防护电路的示意图；图5A为依照图4的一实施例的静电放电防护电路的电路架构示意图；图5B为依照图4的另一实施例的静电放电防护电路的电路架构示意图；图6为本专利技术第三实施例的静电放电防护电路的示意图；图7A为依照图6的一实施例的静电放电防护电路的电路架构示意图；图7B为依照图6的另一实施例的静电放电防护电路的电路架构示意图；图8依照图6的一实施例的浮动栅极晶体管的电路布局示意图。附图标记说明：10：芯片；20：焊垫；60、920：电路核心；100、200、300、300’、300”、400、500、500’、600、700、700'：静电放电防护电路；110、210、310、310’、310”、410、510、510’、610、710、710’：输入检测单元；120、220、320、420、520、620、720：静电释放单元；BD：基底；Cd：检测电容；Ced：等效检测电容；Cegp、Ceip、Ced1、Ceip2、Ceip3：等效电容；Ccl：耦合电容；CGE、CGE1、CGE2、CGE3：控制栅极电极；DE：漏极电极；EQC200、EQC300、EQC300’、EQC300”、EQC400、EQC500、EQC500’、EQC700：等效电路；FGE、FGE1、FGE2、FGE3：浮动栅极电极；FGT、FGT1、FGT2、FGT3、SWFGT：浮动栅极晶体管；GEU：电极单元；GPL：栅极介电层；IPL：闸间介电层；NA：节点；Rd：检测电阻；Red：等效检测电阻；Sc：控制信号；SE：源极电极；Sed：静电检测信号；SWT、T：晶体管；T1：浮动栅极晶体管的第一端；T2：浮动栅极晶体管的第二端；TL：传输线路；VSS：参考端。具体实施方式图1为本专利技术一实施例的具有静电放电防护机制的芯片的示意图。请参照图1，本实施例的具有静电放电防护机制的芯片10包括焊垫20、电路核心60以及静电放电防护电路100。焊垫20是用以与芯片10外部线路连接的接口。电路核心60耦接焊垫20，借以从焊垫20接收控制信号Sc，并且依据控制信号执行芯片10对应的功能。静电放电防护电路100耦接在焊垫20与电路核心60之间的传输线路TL上，其可用以对芯片10进行静电放电防护，借以在芯片10产生静电放电现象时，将电能传导至参考端VSS(芯片10中的最低电位，例如为接地端)，而使静电电流不会流入电路核心60中造成电路核心60的损毁。此外，虽然本实施例的芯片10系示出以包括一焊垫20为例，但本专利技术不以此为限。在其他范例实施例中，所述芯片10可根据其应用而包括多个焊垫，其中各焊垫可分别接收对应的信号。在有多个焊垫的应用中，静电放电防护电路100可依据设计考量而设置在所述多个焊垫其中之一或多个的传输线路上。详细而言，本实施例的静电放电防护电路100包括输入检测单元110以及静电释放单元120。输入检测单元110经由传输线路TL耦接至焊垫20，其中输入检测单元110可检测焊垫20上是否发生静电放电现象，并且据以产生指示检测结果的静电检测信号Sed。在本实施例中，输入检测单元110是以浮动栅极结构所构成，其可透过浮动栅极结构中的多个栅极电极(例如浮动栅极电极与控制栅极电极)的结构配置而在焊垫20与输入检测单元110的输出端之间及/或输入检测单元110的输出端与参考端VSS之间建立一等效阻抗，并且以所述等效阻抗作为静电检测阻抗来产生指示是否发生静电放电现象的静电检测信号Sed。静电释放单元120耦接输入检测单元110的输出端，并且经由传输本文档来自技高网...

【技术保护点】
一种静电放电防护电路，其特征在于，适于配置于芯片中以进行静电放电防护，包括：以浮动栅极结构为基础的输入检测单元，适于耦接该芯片的焊垫，用以检测该焊垫上是否发生静电放电现象，并且据以产生静电检测信号；以及静电释放单元，耦接该输入检测单元的输出端与该焊垫，用以从该输入检测单元的输出端接收该静电检测信号，并且依据该静电检测信号决定是否导通放电路径，借以在发生该静电放电现象时将该焊垫上的电能传导至参考端，其中，该以浮动栅极结构为基础的输入检测单元在该输出端与该焊垫或该参考端之间建立等效阻抗作为静电检测阻抗，并且基于该静电检测阻抗产生指示是否发生该静电放电现象的静电检测信号。

【技术特征摘要】
1.一种静电放电防护电路，其特征在于，适于配置于芯片中以进行静电放电防护，包括：以浮动栅极结构为基础的输入检测单元，适于耦接该芯片的焊垫，用以检测该焊垫上是否发生静电放电现象，并且据以产生静电检测信号；以及静电释放单元，耦接该输入检测单元的输出端与该焊垫，用以从该输入检测单元的输出端接收该静电检测信号，并且依据该静电检测信号决定是否导通放电路径，借以在发生该静电放电现象时将该焊垫上的电能传导至参考端，其中，该以浮动栅极结构为基础的输入检测单元在该输出端与该焊垫或该参考端之间建立等效阻抗作为静电检测阻抗，并且基于该静电检测阻抗产生指示是否发生该静电放电现象的静电检测信号。2.根据权利要求1所述的静电放电防护电路，其特征在于，该以浮动栅极结构为基础的输入检测单元包括：第一浮动栅极晶体管，具有第一控制栅极电极、第一闸间介电层、第一浮动栅极电极、第一栅极介电层以及第一基底，其中该第一栅极介电层、该第一浮动栅极电极、该第一闸间介电层以及该第一控制栅极电极依序堆叠配置于该第一基底上。3.根据权利要求2所述的静电放电防护电路，其特征在于，该第一浮动栅极晶体管更具有第一漏极电极与第一源极电极，该第一漏极电极与该第一源极电极配置于该第一基底上，并且与该第一控制栅极电极、该第一闸间介电层、该第一浮动栅极电极以及该第一栅极介电层相互电性分离。4.根据权利要求3所述的静电放电防护电路，其特征在于，该第一控制栅极电极与该第一浮动栅极电极其中之一耦接该输入检测单元的输出端以输出该静电检测信号，并且该第一漏极电极以及该第一源极电极共同耦接该焊垫，其中该第一浮动栅极晶体管在该焊垫与该输出端之间建立等效检测电容。5.根据权利要求4所述的静电放电防护电路，其特征在于，该以浮动栅极结构为基础的输入检测单元还包括：检测电阻，其第一端耦接该输出端，且其第二端耦接该参考端。6.根据权利要求4所述的静电放电防护电路，其特征在于，该以浮动栅
\t极结构为基础的输入检测单元还包括：晶体管，其第一端耦接该输出端，其第二端耦接该参考端，且其控制端耦接该焊垫，其中该晶体管在该输出端与该参考端之间建立等效检测电阻。7.根据权利要求6所述的静电放电防护电路，其特征在于，该晶体管为第二浮动栅极晶体管，该第二浮动栅极晶体管具有第二控制栅极电极、第二闸间介电层、第二浮动栅极电极、第二栅极...

【专利技术属性】
技术研发人员：王昭龙，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71