一种用于ESD防护的双栅SCR结构设计制造技术

本发明专利技术属于集成电路技术领域，公开了一种用于ESD防护设计的具有强抗闩锁能力的双栅SCR结构，包括设计了双栅SCR结构，在常规SCR器件的基础上引入寄生PMOS以及二极管结构，来降低器件触发电压和提高维持电压，所述的寄生PMOS器件通过自对准在两个栅之间注入P+重掺杂并与衬底和双栅形成，该器件的引入会在一定程度上降低SCR的大回滞的特性，从而在一定程度上提高维持电压，所述的寄生二极管来自N+和P-Well以及P+和N-Well，该结构可以有效降低器件触发电压，当IC芯片在生产、封装、测试等过程中，处于不上电状态，SCR结构开启，其具有很强的静电防护能力。

【技术实现步骤摘要】

本专利技术涉及集成电路
，更具体的说，本专利技术涉及SCR器件，尤其涉及用于IC芯片的静电防护的SCR结构。技术背景在IC芯片生产、封装、测试、存放、搬运过程中，会接触到大量外界静电电荷，从而形成静电放电的现象。静电放电作为一种不可避免的自然现象而普遍存在。随着集成电路工艺特征尺寸的减小和各种先进工艺的发展，芯片被ESD现象损毁的情况越来越普遍，有关研究调查表明，集成电路失效产品的30％都是由于遭受静电放电现象所引起的。因此，使用高性能的ESD防护器件对芯片内部电路加以保护显得十分重要。随着制程的缩小和各种先进工艺的使用，IC芯片越来越容易遭受静电放电的损伤。为了保证IC芯片在静电放电过程中免受损伤，提高芯片的良品率，静电防护设计越来越受到IC设计者的重视。可控硅(SCR)类型保护器件能提供非常高效的ESD保护能力，所以研究深亚微米工艺下的SCR器件的ESD特性意义十分重要。由于较高的触发电压和较低维持电压，常规SCR器件很难被直接应用。虽然低触发电压(LVT-SCR)器件有效的降低了触发电压，但是并未有效的提高维持电压，避免闩锁，所以也很难直接使用。
技术实现思路
本专利技术提出了一种用于ESD防护的双栅可控硅(DoublegateSCR)的器件结构。该结构通过设计双栅结构，在常规SCR器件基础上引入寄生PMOS以及二极管结构，来降低器件触发电压和提高维持电压。该器件在生产、封装、测试等过程中不上电情况下，SCR结构开启，单位面积下具有很强的ESD能力，该设计的主要内容为：(1)在常规SCR器件的基础上，设计了双栅SCR器件结构，引入寄生PMOS器件和二极管，由于PMOS器件的TLP测试结果往往没有回滞特性，该器件的引入会在一定程度上降低SCR的大回滞的特性，从而在一定程度上提高维持电压。(2)所述的双栅结构来自在N-Well和P-Well之间引入的两个金属栅，从而为引入寄生PMOS器件准备条件。(3)所述的寄生PMOS器件来自于自对准在两个栅之间注入P+重掺杂并与衬底和双栅形成，从而提高维持电压。(4)所述的寄生二极管来自N+和P-Well以及P+和N-Well，该结构可以有效降低器件触发电压。本专利技术针对ESD应用中常规SCR器件由于较高的触发电压和较低维持电压而不能直接应用，低触发电压(LVT-SCR)器件有效的降低了触发电压，但是并未有效的提高维持电压避免闩锁，所以也很难直接使用的现状，提出了一种双栅可控硅(DoublegateSCR)的器件结构，该结构可以有效的降低器件触发电压和提高维持电压，单位面积下具有很强的ESD能力。附图说明图1为常规SCR结构剖面图图2为本专利技术提供的双栅SCR结构剖面图具体实施方式下面结合附图对本专利技术的具体实施方式作详细说明。现有技术中常规SCR器件的截面图及等效电路图如图一所示，常规的SCR由两个BJT构成，其中N-Well中的P+及N+短接，连接至Anode，P-Well中的N+及P+短接，连接至Cathode，这样的版图结构形成了一个正反馈连接的PNP晶体管Q2和NPN晶体管Q1，当Cathode接地，正脉冲出现在Anode上时，N-Well和P-Well形成反偏PN结，当PN结的反偏电压足够高时，将发生雪崩击穿，产生电子空穴对，电子和空穴分别被Anode和Cathode收集，流过相应的阱电阻并产生压降，使得Q1和Q2晶体管开启，形成低阻正反馈泄放通路，泄放ESD电流，但是由于N-Well和P-Well的掺杂浓度较低，使得雪崩击穿电压过高，而不适用保护一般电路。本专利技术的用于ESD防护的双栅SCR结构如图二所示，包括P型衬底P-sub，衬底上双阱工艺实现的N_Well和P_Well，通过浅槽隔离技术形成的四个隔离区STI，重掺杂形成的两个N+区以及三个P+区，在N-Well和P-Well之间的两个P+区之间和P+跟N+区之间形成的两个金属栅。版图结构包含了常规SCR结构的大部分结构，同时在N-Well和P-Well之间引入两个金属栅，并通过自对准在两个栅之间注入P+重掺杂。将N-Well上的栅接到Anode1上，而P-Well上的栅接到Cathode1上，形成双栅SCR结构。由其等效电路图可以知道，这样的版图结构同样形成了一个正反馈连接的PNP晶体管Q2和NPN晶体管Q1，以及寄生阱电阻RN_Well和RP_Well，同时在常规SCR结构基础上引入寄生PMOS器件和寄生二极管，该寄生PMOS器件通过自对准在两个栅之间注入P+重掺杂并与衬底和双栅形成，寄生二极管来自N+和P-Well以及P+和N-Well，该结构可以有效降低器件触发电压。由于引入的PMOS器件的TLP测试结果往往没有回滞特性，该器件的引入会在一定程度上降低SCR的大回滞的特性，从而在一定程度上提高维持电压。对比常规SCR结构可知，双栅SCR结构不仅引入了寄生器件，还消除了N-Well和P-Well之间的STI结构，增加了寄生BJT基区的有效空间，一定程度上降低了寄生BJT发射极的发射效率，也可以在一定程度提高维持电压。同时，有效电流导通空间的增加，改善了泄放ESD电流时的热量耗散特性，提高ESD保护能力。当器件在生产、封装、测试等过程中，芯片处于不上电情况，低压电源悬空，低压PMOS处于开启状态，此时SCR结构很容易开启，通过SCR器件进行静电放电，单位面积下的ESD防护能力最强；在上电情况下，低压电源接高电位，低压PMOS关闭，它会抑制SCR结构的开启，静电放电电流通过其并联支路的PNP结构泄放，PNP结构不会发生折回现象，其静电放电时的电压始终在电源电压以上，因此具有很强的抗闩锁能力。能够满足高压ESD防护设计需求，同时节省了芯片面积。本文档来自技高网...

【技术保护点】
一种用于ESD防护的双栅SCR结构设计，其特征在于：包含P型衬底P‑sub，衬底上双阱工艺做的N_Well和P_Well，通过浅槽隔离技术形成的四个隔离区，重掺杂形成的两个N+区以及三个P+区，在N‑Well和P‑Well之间的两个P+区之间和P+跟N+区之间形成的两个金属栅。

【技术特征摘要】
1.一种用于ESD防护的双栅SCR结构设计，其特征在于：包含P型衬底P-sub，衬底上双阱工艺做的N_Well和P_Well，通过浅槽隔离技术形成的四个隔离区，重掺杂形成的两个N+区以及三个P+区，在N-Well和P-Well之间的两个P+区之间和P+跟N+区之间形成的两个金属栅。2.根据权利要求1所述的一种用于ESD防护的双栅SCR结构设计，版图结构包含了常规SCR结构的大部分结构，同时在N-Well和P-Well之间引入两个金属栅，并通过自对准在两个栅之间注入P+重掺杂，将N-Well上的栅接到Anode1上，而P-Well上的栅接到Cathodel上，形成双栅SCR结构。3.根据权利要求2所述的一种用于ESD防护的双栅SCR结构设计，其特征在于：版图结构同样形成了一个正反馈连接的PNP晶体管Q2和NPN晶体管Q1，以及寄生阱电阻RN_Well和RP_Well，同时在常规SCR结构基础上引入寄生PMOS器件和寄生二极管。4.根据权利要求3所...

【专利技术属性】
技术研发人员：马利峰，
申请(专利权)人：马利峰，
类型：发明
国别省市：四川;51